

СРЕДСТВА МОДЕЛИРОВАНИЯ, СИНТЕЗА, ВЕРИФИКАЦИИ И РЕАЛИЗАЦИИ

Введение

Для ввода, верификации, синтеза и реализации своих проектов инженерам-разработчикам обычно приходится использовать огромное количество разнообразных средств. Даже краткое описание всех этих средств вылилось бы не в одну книгу¹⁾. Поэтому мы ограничимся рассмотрением лишь наиболее важных из них в контексте разработки устройств на основе ПЛИС, включая:

- средства моделирования на основе циклов, событий и другие;
- средства синтеза логического/HDL и физического;
- средства общей верификации;
- средства формальной верификации;
- другие средства.

Типы моделирования

Событийное моделирование

Сегодня логическое моделирование является одним из главных инструментов проверки, или верификации, в арсенале инженера. Наиболее распространенной формой логического моделирования является *событийное (event-driven) моделирование*. Средства событийного моделирования воспринимают окружающий мир как последовательность дискретных событий. В качестве примера рассмотрим очень простую схему, показанную на Рис. 19.1. Как следует из рисунка, схема включает вентиль ИЛИ, буферный вентиль BUF, пару инверторов НЕ; сигнал с вентиля ИЛИ поступает на буферный вентиль BUF. Давайте посмотрим, что произойдет в схеме при изменении сигнала на одном из ее входов.




Рис. 19.1. Пример простой схемы

¹⁾ Я был бы безмерно счастлив написать такую книгу, если бы нашел спонсора.

Для упрощения примера допустим, что вентили НЕ имеют задержку 5 пикосекунд, буферный логический элемент 10 пикосекунд, а логический элемент ИЛИ 15 пикосекунд (Рис. 19.2).




Рис. 19.2. Результаты событийного моделирования

Внутри системы моделирования находится так называемое *событийное колесо*, или *колесо событий*, на которое помещаются события, которые будут «происходить» в будущем. Когда на входе *вход 1* имеет место первое событие в период времени t_1 , система моделирования отслеживает, с чем соединен этот вход: в данном случае он соединён с логическим элементом ИЛИ. Затем система моделирования с учётом информации о задержке этого элемента планирует соответствующее событие на его выходе, а именно: через 15 пикосекунд в момент времени t_2 на шине *w1* состоится переход с уровня логического 0 на уровень 1.

После этого система моделирования проверяет, нужно ли выполнять ещё какие-либо действия в текущий момент времени t_1 , и обращается к колесу событий, чтобы выяснить, что должно произойти дальше. В нашем примере следующим событием оказалось как раз то, что мы только что запланировали на время t_2 , т. е. фронт импульса, или переход с уровня 0 на уровень 1, на шине *w1*. Во время выполнения этого действия система моделирования также отслеживает, с чем соединена шина *w1*: в нашем случае к этой шине подсоединены буферный элемент BUF, обозначенный как *g2*, и инвертирующий логический элемент НЕ, обозначенный как *g3*.

Так как логический элемент НЕ (*g3*) имеет задержку 5 пикосекунд, система моделирования планирует на выходе этого элемента, т. е. на шине *w2*, на момент времени t_3 (через 5 пикосекунд) спад импульса (переход с уровня логической 1 на уровень 0). Аналогично, поскольку буферный элемент BUF (*g2*) имеет задержку 10 пикосекунд, система моделирования планирует фронт импульса (переход с уровня 0 на уровень 1) на выходе *выход 1* на время t_4 (через 10 пикосекунд). И так далее, пока не будут выполнены все события, запущенные фронтом импульса на входе *1*.

Преимущество такого событийного подхода состоит в том, что системы моделирования на его основе могут использоваться для пред-

ставления почти всех видов устройств, включая синхронные и асинхронные схемы, комбинаторные цепи обратной связи и другие. Эти системы моделирования обеспечивают хорошую визуализацию, упрощая тем самым процесс отладки, и могут оценивать влияние запаздывающих коротких импульсов и выбросов, которые трудно выявить с помощью других методов. Существенным недостатком этих систем моделирования является то, что они требуют значительных вычислительных ресурсов и, соответственно, отличаются медлительностью.

Краткий обзор систем событийного моделирования

Как уже обсуждалось в гл. 8, первые цифровые системы событийного моделирования (конец 60-х — начало 70-х) основывались на концепции *базовых элементов моделирования*. Как минимум, эти базовые элементы включали логические вентили, такие как буферы, НЕ, И, И-НЕ, ИЛИ, ИСКЛЮЧАЮЩЕЕ НЕ-ИЛИ, а также некоторые типы буферных элементов с тремя состояниями. Одни системы моделирования в качестве базовых элементов содержали набор регистров и защёлки, другие для реализации этих же функций предусматривали создание подсхем из набора более примитивных логических вентилей.

В то время функциональность устройств обычно описывалась с помощью стандартных текстовых редакторов в виде таблицы соединений вентилей. Аналогично сами тесты описывались в виде текстовых (табличных) файлов задающих воздействий. Система моделирования воспринимала для обработки таблицу соединений и таблицу задающих воздействий, а также управляющие файлы и команды из командной строки. По таблице соединений вентилей в памяти компьютера создавалась модель устройства, затем к этой модели прикладывались задающие воздействия из соответствующего файла, и в конце формировались результаты в виде текстового (табличного) файла (Рис. 19.3).

```

SECON CIRCUIT-TEST
INPUT SET-A SET-B
DATA CLOCK
CLEAR-A CLEAR-B
OUTPUT Q1 Q2
TIME SET, A, DATA, CLEAR;

DATE 01-0000 SET-A
           SET-B
DATE 02-0001 SET-B
           SET-A
DATE 03-0002 SET-A
           SET-B
DATE 04-0003 SET-B
           SET-A
DATE 05-0004 SET-A
           SET-B
DATE 06-0005 SET-B
           SET-A
DATE 07-0006 SET-A
           SET-B
DATE 08-0007 SET-B
           SET-A
DATE 09-0008 SET-A
           SET-B
DATE 10-0009 SET-B
           SET-A
DATE 11-0010 SET-A
           SET-B
DATE 12-0011 SET-B
           SET-A
DATE 13-0012 SET-A
           SET-B
DATE 14-0013 SET-B
           SET-A
DATE 15-0014 SET-A
           SET-B
DATE 16-0015 SET-B
           SET-A
DATE 17-0016 SET-A
           SET-B
DATE 18-0017 SET-B
           SET-A
DATE 19-0018 SET-A
           SET-B
DATE 20-0019 SET-B
           SET-A
DATE 21-0020 SET-A
           SET-B
DATE 22-0021 SET-B
           SET-A
DATE 23-0022 SET-A
           SET-B
DATE 24-0023 SET-B
           SET-A
DATE 25-0024 SET-A
           SET-B
DATE 26-0025 SET-B
           SET-A
DATE 27-0026 SET-A
           SET-B
DATE 28-0027 SET-B
           SET-A
DATE 29-0028 SET-A
           SET-B
DATE 30-0029 SET-B
           SET-A
DATE 31-0030 SET-A
           SET-B
DATE 32-0031 SET-B
           SET-A
DATE 33-0032 SET-A
           SET-B
DATE 34-0033 SET-B
           SET-A
DATE 35-0034 SET-A
           SET-B
DATE 36-0035 SET-B
           SET-A
DATE 37-0036 SET-A
           SET-B
DATE 38-0037 SET-B
           SET-A
DATE 39-0038 SET-A
           SET-B
DATE 40-0039 SET-B
           SET-A
DATE 41-0040 SET-A
           SET-B
DATE 42-0041 SET-B
           SET-A
DATE 43-0042 SET-A
           SET-B
DATE 44-0043 SET-B
           SET-A
DATE 45-0044 SET-A
           SET-B
DATE 46-0045 SET-B
           SET-A
DATE 47-0046 SET-A
           SET-B
DATE 48-0047 SET-B
           SET-A
DATE 49-0048 SET-A
           SET-B
DATE 50-0049 SET-B
           SET-A
DATE 51-0050 SET-A
           SET-B
DATE 52-0051 SET-B
           SET-A
DATE 53-0052 SET-A
           SET-B
DATE 54-0053 SET-B
           SET-A
DATE 55-0054 SET-A
           SET-B
DATE 56-0055 SET-B
           SET-A
DATE 57-0056 SET-A
           SET-B
DATE 58-0057 SET-B
           SET-A
DATE 59-0058 SET-A
           SET-B
DATE 60-0059 SET-B
           SET-A
DATE 61-0060 SET-A
           SET-B
DATE 62-0061 SET-B
           SET-A
DATE 63-0062 SET-A
           SET-B
DATE 64-0063 SET-B
           SET-A
DATE 65-0064 SET-A
           SET-B
DATE 66-0065 SET-B
           SET-A
DATE 67-0066 SET-A
           SET-B
DATE 68-0067 SET-B
           SET-A
DATE 69-0068 SET-A
           SET-B
DATE 70-0069 SET-B
           SET-A
DATE 71-0070 SET-A
           SET-B
DATE 72-0071 SET-B
           SET-A
DATE 73-0072 SET-A
           SET-B
DATE 74-0073 SET-B
           SET-A
DATE 75-0074 SET-A
           SET-B
DATE 76-0075 SET-B
           SET-A
DATE 77-0076 SET-A
           SET-B
DATE 78-0077 SET-B
           SET-A
DATE 79-0078 SET-A
           SET-B
DATE 80-0079 SET-B
           SET-A
DATE 81-0080 SET-A
           SET-B
DATE 82-0081 SET-B
           SET-A
DATE 83-0082 SET-A
           SET-B
DATE 84-0083 SET-B
           SET-A
DATE 85-0084 SET-A
           SET-B
DATE 86-0085 SET-B
           SET-A
DATE 87-0086 SET-A
           SET-B
DATE 88-0087 SET-B
           SET-A
DATE 89-0088 SET-A
           SET-B
DATE 90-0089 SET-B
           SET-A
DATE 91-0090 SET-A
           SET-B
DATE 92-0091 SET-B
           SET-A
DATE 93-0092 SET-A
           SET-B
DATE 94-0093 SET-B
           SET-A
DATE 95-0094 SET-A
           SET-B
DATE 96-0095 SET-B
           SET-A
DATE 97-0096 SET-A
           SET-B
DATE 98-0097 SET-B
           SET-A
DATE 99-0098 SET-A
           SET-B
DATE 100-0099 SET-B
           SET-A
DATE 101-0100 SET-A
           SET-B
DATE 102-0101 SET-B
           SET-A
DATE 103-0102 SET-A
           SET-B
DATE 104-0103 SET-B
           SET-A
DATE 105-0104 SET-A
           SET-B
DATE 106-0105 SET-B
           SET-A
DATE 107-0106 SET-A
           SET-B
DATE 108-0107 SET-B
           SET-A
DATE 109-0108 SET-A
           SET-B
DATE 110-0109 SET-B
           SET-A
DATE 111-0110 SET-A
           SET-B
DATE 112-0111 SET-B
           SET-A
DATE 113-0112 SET-A
           SET-B
DATE 114-0113 SET-B
           SET-A
DATE 115-0114 SET-A
           SET-B
DATE 116-0115 SET-B
           SET-A
DATE 117-0116 SET-A
           SET-B
DATE 118-0117 SET-B
           SET-A
DATE 119-0118 SET-A
           SET-B
DATE 120-0119 SET-B
           SET-A
DATE 121-0120 SET-A
           SET-B
DATE 122-0121 SET-B
           SET-A
DATE 123-0122 SET-A
           SET-B
DATE 124-0123 SET-B
           SET-A
DATE 125-0124 SET-A
           SET-B
DATE 126-0125 SET-B
           SET-A
DATE 127-0126 SET-A
           SET-B
DATE 128-0127 SET-B
           SET-A
DATE 129-0128 SET-A
           SET-B
DATE 130-0129 SET-B
           SET-A
DATE 131-0130 SET-A
           SET-B
DATE 132-0131 SET-B
           SET-A
DATE 133-0132 SET-A
           SET-B
DATE 134-0133 SET-B
           SET-A
DATE 135-0134 SET-A
           SET-B
DATE 136-0135 SET-B
           SET-A
DATE 137-0136 SET-A
           SET-B
DATE 138-0137 SET-B
           SET-A
DATE 139-0138 SET-A
           SET-B
DATE 140-0139 SET-B
           SET-A
DATE 141-0140 SET-A
           SET-B
DATE 142-0141 SET-B
           SET-A
DATE 143-0142 SET-A
           SET-B
DATE 144-0143 SET-B
           SET-A
DATE 145-0144 SET-A
           SET-B
DATE 146-0145 SET-B
           SET-A
DATE 147-0146 SET-A
           SET-B
DATE 148-0147 SET-B
           SET-A
DATE 149-0148 SET-A
           SET-B
DATE 150-0149 SET-B
           SET-A
DATE 151-0150 SET-A
           SET-B
DATE 152-0151 SET-B
           SET-A
DATE 153-0152 SET-A
           SET-B
DATE 154-0153 SET-B
           SET-A
DATE 155-0154 SET-A
           SET-B
DATE 156-0155 SET-B
           SET-A
DATE 157-0156 SET-A
           SET-B
DATE 158-0157 SET-B
           SET-A
DATE 159-0158 SET-A
           SET-B
DATE 160-0159 SET-B
           SET-A
DATE 161-0160 SET-A
           SET-B
DATE 162-0161 SET-B
           SET-A
DATE 163-0162 SET-A
           SET-B
DATE 164-0163 SET-B
           SET-A
DATE 165-0164 SET-A
           SET-B
DATE 166-0165 SET-B
           SET-A
DATE 167-0166 SET-A
           SET-B
DATE 168-0167 SET-B
           SET-A
DATE 169-0168 SET-A
           SET-B
DATE 170-0169 SET-B
           SET-A
DATE 171-0170 SET-A
           SET-B
DATE 172-0171 SET-B
           SET-A
DATE 173-0172 SET-A
           SET-B
DATE 174-0173 SET-B
           SET-A
DATE 175-0174 SET-A
           SET-B
DATE 176-0175 SET-B
           SET-A
DATE 177-0176 SET-A
           SET-B
DATE 178-0177 SET-B
           SET-A
DATE 179-0178 SET-A
           SET-B
DATE 180-0179 SET-B
           SET-A
DATE 181-0180 SET-A
           SET-B
DATE 182-0181 SET-B
           SET-A
DATE 183-0182 SET-A
           SET-B
DATE 184-0183 SET-B
           SET-A
DATE 185-0184 SET-A
           SET-B
DATE 186-0185 SET-B
           SET-A
DATE 187-0186 SET-A
           SET-B
DATE 188-0187 SET-B
           SET-A
DATE 189-0188 SET-A
           SET-B
DATE 190-0189 SET-B
           SET-A
DATE 191-0190 SET-A
           SET-B
DATE 192-0191 SET-B
           SET-A
DATE 193-0192 SET-A
           SET-B
DATE 194-0193 SET-B
           SET-A
DATE 195-0194 SET-A
           SET-B
DATE 196-0195 SET-B
           SET-A
DATE 197-0196 SET-A
           SET-B
DATE 198-0197 SET-B
           SET-A
DATE 199-0198 SET-A
           SET-B
DATE 200-0199 SET-B
           SET-A
DATE 201-0200 SET-A
           SET-B
DATE 202-0201 SET-B
           SET-A
DATE 203-0202 SET-A
           SET-B
DATE 204-0203 SET-B
           SET-A
DATE 205-0204 SET-A
           SET-B
DATE 206-0205 SET-B
           SET-A
DATE 207-0206 SET-A
           SET-B
DATE 208-0207 SET-B
           SET-A
DATE 209-0208 SET-A
           SET-B
DATE 210-0209 SET-B
           SET-A
DATE 211-0210 SET-A
           SET-B
DATE 212-0211 SET-B
           SET-A
DATE 213-0212 SET-A
           SET-B
DATE 214-0213 SET-B
           SET-A
DATE 215-0214 SET-A
           SET-B
DATE 216-0215 SET-B
           SET-A
DATE 217-0216 SET-A
           SET-B
DATE 218-0217 SET-B
           SET-A
DATE 219-0218 SET-A
           SET-B
DATE 220-0219 SET-B
           SET-A
DATE 221-0220 SET-A
           SET-B
DATE 222-0221 SET-B
           SET-A
DATE 223-0222 SET-A
           SET-B
DATE 224-0223 SET-B
           SET-A
DATE 225-0224 SET-A
           SET-B
DATE 226-0225 SET-B
           SET-A
DATE 227-0226 SET-A
           SET-B
DATE 228-0227 SET-B
           SET-A
DATE 229-0228 SET-A
           SET-B
DATE 230-0229 SET-B
           SET-A
DATE 231-0230 SET-A
           SET-B
DATE 232-0231 SET-B
           SET-A
DATE 233-0232 SET-A
           SET-B
DATE 234-0233 SET-B
           SET-A
DATE 235-0234 SET-A
           SET-B
DATE 236-0235 SET-B
           SET-A
DATE 237-0236 SET-A
           SET-B
DATE 238-0237 SET-B
           SET-A
DATE 239-0238 SET-A
           SET-B
DATE 240-0239 SET-B
           SET-A
DATE 241-0240 SET-A
           SET-B
DATE 242-0241 SET-B
           SET-A
DATE 243-0242 SET-A
           SET-B
DATE 244-0243 SET-B
           SET-A
DATE 245-0244 SET-A
           SET-B
DATE 246-0245 SET-B
           SET-A
DATE 247-0246 SET-A
           SET-B
DATE 248-0247 SET-B
           SET-A
DATE 249-0248 SET-A
           SET-B
DATE 250-0249 SET-B
           SET-A
DATE 251-0250 SET-A
           SET-B
DATE 252-0251 SET-B
           SET-A
DATE 253-0252 SET-A
           SET-B
DATE 254-0253 SET-B
           SET-A
DATE 255-0254 SET-A
           SET-B
DATE 256-0255 SET-B
           SET-A
DATE 257-0256 SET-A
           SET-B
DATE 258-0257 SET-B
           SET-A
DATE 259-0258 SET-A
           SET-B
DATE 260-0259 SET-B
           SET-A
DATE 261-0260 SET-A
           SET-B
DATE 262-0261 SET-B
           SET-A
DATE 263-0262 SET-A
           SET-B
DATE 264-0263 SET-B
           SET-A
DATE 265-0264 SET-A
           SET-B
DATE 266-0265 SET-B
           SET-A
DATE 267-0266 SET-A
           SET-B
DATE 268-0267 SET-B
           SET-A
DATE 269-0268 SET-A
           SET-B
DATE 270-0269 SET-B
           SET-A
DATE 271-0270 SET-A
           SET-B
DATE 272-0271 SET-B
           SET-A
DATE 273-0272 SET-A
           SET-B
DATE 274-0273 SET-B
           SET-A
DATE 275-0274 SET-A
           SET-B
DATE 276-0275 SET-B
           SET-A
DATE 277-0276 SET-A
           SET-B
DATE 278-0277 SET-B
           SET-A
DATE 279-0278 SET-A
           SET-B
DATE 280-0279 SET-B
           SET-A
DATE 281-0280 SET-A
           SET-B
DATE 282-0281 SET-B
           SET-A
DATE 283-0282 SET-A
           SET-B
DATE 284-0283 SET-B
           SET-A
DATE 285-0284 SET-A
           SET-B
DATE 286-0285 SET-B
           SET-A
DATE 287-0286 SET-A
           SET-B
DATE 288-0287 SET-B
           SET-A
DATE 289-0288 SET-A
           SET-B
DATE 290-0289 SET-B
           SET-A
DATE 291-0290 SET-A
           SET-B
DATE 292-0291 SET-B
           SET-A
DATE 293-0292 SET-A
           SET-B
DATE 294-0293 SET-B
           SET-A
DATE 295-0294 SET-A
           SET-B
DATE 296-0295 SET-B
           SET-A
DATE 297-0296 SET-A
           SET-B
DATE 298-0297 SET-B
           SET-A
DATE 299-0298 SET-A
           SET-B
DATE 300-0299 SET-B
           SET-A
DATE 301-0300 SET-A
           SET-B
DATE 302-0301 SET-B
           SET-A
DATE 303-0302 SET-A
           SET-B
DATE 304-0303 SET-B
           SET-A
DATE 305-0304 SET-A
           SET-B
DATE 306-0305 SET-B
           SET-A
DATE 307-0306 SET-A
           SET-B
DATE 308-0307 SET-B
           SET-A
DATE 309-0308 SET-A
           SET-B
DATE 310-0309 SET-B
           SET-A
DATE 311-0310 SET-A
           SET-B
DATE 312-0311 SET-B
           SET-A
DATE 313-0312 SET-A
           SET-B
DATE 314-0313 SET-B
           SET-A
DATE 315-0314 SET-A
           SET-B
DATE 316-0315 SET-B
           SET-A
DATE 317-0316 SET-A
           SET-B
DATE 318-0317 SET-B
           SET-A
DATE 319-0318 SET-A
           SET-B
DATE 320-0319 SET-B
           SET-A
DATE 321-0320 SET-A
           SET-B
DATE 322-0321 SET-B
           SET-A
DATE 323-0322 SET-A
           SET-B
DATE 324-0323 SET-B
           SET-A
DATE 325-0324 SET-A
           SET-B
DATE 326-0325 SET-B
           SET-A
DATE 327-0326 SET-A
           SET-B
DATE 328-0327 SET-B
           SET-A
DATE 329-0328 SET-A
           SET-B
DATE 330-0329 SET-B
           SET-A
DATE 331-0330 SET-A
           SET-B
DATE 332-0331 SET-B
           SET-A
DATE 333-0332 SET-A
           SET-B
DATE 334-0333 SET-B
           SET-A
DATE 335-0334 SET-A
           SET-B
DATE 336-0335 SET-B
           SET-A
DATE 337-0336 SET-A
           SET-B
DATE 338-0337 SET-B
           SET-A
DATE 339-0338 SET-A
           SET-B
DATE 340-0339 SET-B
           SET-A
DATE 341-0340 SET-A
           SET-B
DATE 342-0341 SET-B
           SET-A
DATE 343-0342 SET-A
           SET-B
DATE 344-0343 SET-B
           SET-A
DATE 345-0344 SET-A
           SET-B
DATE 346-0345 SET-B
           SET-A
DATE 347-0346 SET-A
           SET-B
DATE 348-0347 SET-B
           SET-A
DATE 349-0348 SET-A
           SET-B
DATE 350-0349 SET-B
           SET-A
DATE 351-0350 SET-A
           SET-B
DATE 352-0351 SET-B
           SET-A
DATE 353-0352 SET-A
           SET-B
DATE 354-0353 SET-B
           SET-A
DATE 355-0354 SET-A
           SET-B
DATE 356-0355 SET-B
           SET-A
DATE 357-0356 SET-A
           SET-B
DATE 358-0357 SET-B
           SET-A
DATE 359-0358 SET-A
           SET-B
DATE 360-0359 SET-B
           SET-A
DATE 361-0360 SET-A
           SET-B
DATE 362-0361 SET-B
           SET-A
DATE 363-0362 SET-A
           SET-B
DATE 364-0363 SET-B
           SET-A
DATE 365-0364 SET-A
           SET-B
DATE 366-0365 SET-B
           SET-A
DATE 367-0366 SET-A
           SET-B
DATE 368-0367 SET-B
           SET-A
DATE 369-0368 SET-A
           SET-B
DATE 370-0369 SET-B
           SET-A
DATE 371-0370 SET-A
           SET-B
DATE 372-0371 SET-B
           SET-A
DATE 373-0372 SET-A
           SET-B
DATE 374-0373 SET-B
           SET-A
DATE 375-0374 SET-A
           SET-B
DATE 376-0375 SET-B
           SET-A
DATE 377-0376 SET-A
           SET-B
DATE 378-0377 SET-B
           SET-A
DATE 379-0378 SET-A
           SET-B
DATE 380-0379 SET-B
           SET-A
DATE 381-0380 SET-A
           SET-B
DATE 382-0381 SET-B
           SET-A
DATE 383-0382 SET-A
           SET-B
DATE 384-0383 SET-B
           SET-A
DATE 385-0384 SET-A
           SET-B
DATE 386-0385 SET-B
           SET-A
DATE 387-0386 SET-A
           SET-B
DATE 388-0387 SET-B
           SET-A
DATE 389-0388 SET-A
           SET-B
DATE 390-0389 SET-B
           SET-A
DATE 391-0390 SET-A
           SET-B
DATE 392-0391 SET-B
           SET-A
DATE 393-0392 SET-A
           SET-B
DATE 394-0393 SET-B
           SET-A
DATE 395-0394 SET-A
           SET-B
DATE 396-0395 SET-B
           SET-A
DATE 397-0396 SET-A
           SET-B
DATE 398-0397 SET-B
           SET-A
DATE 399-0398 SET-A
           SET-B
DATE 400-0399 SET-B
           SET-A
DATE 401-0400 SET-A
           SET-B
DATE 402-0401 SET-B
           SET-A
DATE 403-0402 SET-A
           SET-B
DATE 404-0403 SET-B
           SET-A
DATE 405-0404 SET-A
           SET-B
DATE 406-0405 SET-B
           SET-A
DATE 407-0406 SET-A
           SET-B
DATE 408-0407 SET-B
           SET-A
DATE 409-0408 SET-A
           SET-B
DATE 410-0409 SET-B
           SET-A
DATE 411-0410 SET-A
           SET-B
DATE 412-0411 SET-B
           SET-A
DATE 413-0412 SET-A
           SET-B
DATE 414-0413 SET-B
           SET-A
DATE 415-0414 SET-A
           SET-B
DATE 416-0415 SET-B
           SET-A
DATE 417-0416 SET-A
           SET-B
DATE 418-0417 SET-B
           SET-A
DATE 419-0418 SET-A
           SET-B
DATE 420-0419 SET-B
           SET-A
DATE 421-0420 SET-A
           SET-B
DATE 422-0421 SET-B
           SET-A
DATE 423-0422 SET-A
           SET-B
DATE 424-0423 SET-B
           SET-A
DATE 425-0424 SET-A
           SET-B
DATE 426-0425 SET-B
           SET-A
DATE 427-0426 SET-A
           SET-B
DATE 428-0427 SET-B
           SET-A
DATE 429-0428 SET-A
           SET-B
DATE 430-0429 SET-B
           SET-A
DATE 431-0430 SET-A
           SET-B
DATE 432-0431 SET-B
           SET-A
DATE 433-0432 SET-A
           SET-B
DATE 434-0433 SET-B
           SET-A
DATE 435-0434 SET-A
           SET-B
DATE 436-0435 SET-B
           SET-A
DATE 437-0436 SET-A
           SET-B
DATE 438-0437 SET-B
           SET-A
DATE 439-0438 SET-A
           SET-B
DATE 440-0439 SET-B
           SET-A
DATE 441-0440 SET-A
           SET-B
DATE 442-0441 SET-B
           SET-A
DATE 443-0442 SET-A
           SET-B
DATE 444-0443 SET-B
           SET-A
DATE 445-0444 SET-A
           SET-B
DATE 446-0445 SET-B
           SET-A
DATE 447-0446 SET-A
           SET-B
DATE 448-0447 SET-B
           SET-A
DATE 449-0448 SET-A
           SET-B
DATE 450-0449 SET-B
           SET-A
DATE 451-0450 SET-A
           SET-B
DATE 452-0451 SET-B
           SET-A
DATE 453-0452 SET-A
           SET-B
DATE 454-0453 SET-B
           SET-A
DATE 455-0454 SET-A
           SET-B
DATE 456-0455 SET-B
           SET-A
DATE 457-0456 SET-A
           SET-B
DATE 458-0457 SET-B
           SET-A
DATE 459-0458 SET-A
           SET-B
DATE 460-0459 SET-B
           SET-A
DATE 461-0460 SET-A
           SET-B
DATE 462-0461 SET-B
           SET-A
DATE 463-0462 SET-A
           SET-B
DATE 464-0463 SET-B
           SET-A
DATE 465-0464 SET-A
           SET-B
DATE 466-0465 SET-B
           SET-A
DATE 467-0466 SET-A
           SET-B
DATE 468-0467 SET-B
           SET-A
DATE 469-0468 SET-A
           SET-B
DATE 470-0469 SET-B
           SET-A
DATE 471-0470 SET-A
           SET-B
DATE 472-0471 SET-B
           SET-A
DATE 473-0472 SET-A
           SET-B
DATE 474-0473 SET-B
           SET-A
DATE 475-0474 SET-A
           SET-B
DATE 476-0475 SET-B
           SET-A
DATE 477-0476 SET-A
           SET-B
DATE 478-0477 SET-B
           SET-A
DATE 479-0478 SET-A
           SET-B
DATE 480-0479 SET-B
           SET-A
DATE 481-0480 SET-A
           SET-B
DATE 482-0481 SET-B
           SET-A
DATE 483-0482 SET-A
           SET-B
DATE 484-0483 SET-B
           SET-A
DATE 485-0484 SET-A
           SET-B
DATE 486-0485 SET-B
           SET-A
DATE 487-0486 SET-A
           SET-B
DATE 488-0487 SET-B
           SET-A
DATE 489-0488 SET-A
           SET-B
DATE 490-0489 SET-B
           SET-A
DATE 491-0490 SET-A
           SET-B
DATE 492-0491 SET-B
           SET-A
DATE 493-0492 SET-A
           SET-B
DATE 494-0493 SET-B
           SET-A
DATE 495-0494 SET-A
           SET-B
DATE 496-0495 SET-B
           SET-A
DATE 497-0496 SET-A
           SET-B
DATE 498-0497 SET-B
           SET-A
DATE 499-0498 SET-A
           SET-B
DATE 500-0499 SET-B
           SET-A
DATE 501-0500 SET-A
           SET-B
DATE 502-0501 SET-B
           SET-A
DATE 503-0502 SET-A
           SET-B
DATE 504-0503 SET-B
           SET-A
DATE 505-0504 SET-A
           SET-B
DATE 506-0505 SET-B
           SET-A
DATE 507-0506 SET-A
           SET-B
DATE 508-0507 SET-B
           SET-A
DATE 509-0508 SET-A
           SET-B
DATE 510-0509 SET-B
           SET-A
DATE 511-0510 SET-A
           SET-B
DATE 512-0511 SET-B
           SET-A
DATE 513-0512 SET-A
           SET-B
DATE 514-0513 SET-B
           SET-A
DATE 515-0514 SET-A
           SET-B
DATE 516-0515 SET-B
           SET-A
DATE 517-0516 SET-A
           SET-B
DATE 518-0517 SET-B
           SET-A
DATE 519-0518 SET-A
           SET-B
DATE 520-0519 SET-B
           SET-A
DATE 521-0520 SET-A
           SET-B
DATE 522-0521 SET-B
           SET-A
DATE 523-0522 SET-A
           SET-B
DATE 524-0523 SET-B
           SET-A
DATE 525-0524 SET-A
           SET-B
DATE 526-0525 SET-B
           SET-A
DATE 527-0526 SET-A
           SET-B
DATE 528-0527 SET-B
           SET-A
DATE 529-0528 SET-A
           SET-B
DATE 530-0529 SET-B
           SET-A
DATE 531-0530 SET-A
           SET-B
DATE 532-0531 SET-B
           SET-A
DATE 533-0532 SET-A
           SET-B
DATE 534-0533 SET-B
           SET-A
DATE 535-0534 SET-A
           SET-B
DATE 536-0535 SET-B
           SET-A
DATE 537-0536 SET-A
           SET-B
DATE 538-0537 SET-B
           SET-A
DATE 539-0538 SET-A
           SET-B
DATE 540-0539 SET-B
           SET-A
DATE 541-0540 SET-A
           SET-B
DATE 542-0541 SET-B
           SET-A
DATE 543-0542 SET-A
           SET-B
DATE 544-0543 SET-B
           SET-A
DATE 545-0544 SET-A
           SET-B
DATE 546-0545 SET-B
           SET-A
DATE 547-0546 SET-A
           SET-B
DATE 548-0547 SET-B
           SET-A
DATE 549-0548 SET-A
           SET-B
DATE 550-0549 SET-B
           SET-A
DATE 551-0550 SET-A
           SET-B
DATE 552-0551 SET-B
           SET-A
DATE 553-0552 SET-A
           SET-B
DATE 554-0553 SET-B
           SET-A
DATE 555-0554 SET-A
           SET-B
DATE 556-0555 SET-B
           SET-A
DATE 557-0556 SET-A
           SET-B
DATE 558-0557 SET-B
           SET-A
DATE 559-0558 SET-A
           SET-B
DATE 560-0559 SET-B
           SET-A
DATE 561-0560 SET-A
           SET-B
DATE 562-0561 SET-B
           SET-A
DATE 563-0562 SET-A
           SET-B
DATE 564-0563 SET-B
           SET-A
DATE 565-0564 SET-A
           SET-B
DATE 566-0565 SET-B
           SET-A
DATE 567-0566 SET-A
           SET-B
DATE 568-0567 SET-B
           SET-A
DATE 569-0568 SET-A
           SET-B
DATE 570-0569 SET-B
           SET-A
DATE 571-0570 SET-A
           SET-B
DATE 572-0571 SET-B
           SET-A
DATE 573-0572 SET-A
           SET-B
DATE 574-0573 SET-B
           SET-A
DATE 575-0574 SET-A
           SET-B
DATE 576-0575 SET-B
           SET-A
DATE 577-0576 SET-A
           SET-B
DATE 578-0577 SET-B
           SET-A
DATE 579-0578 SET-A
           SET-B
DATE 580-0579 SET-B
           SET-A
DATE 581-0580 SET-A
           SET-B
DATE 582-0581 SET-B
           SET-A
DATE 583-0582 SET-A
           SET-B
DATE 584-0583 SET-B
           SET-A
DATE 585-0584 SET-A
           SET-B
DATE 586-0585 SET-B
           SET-A
DATE 587-0586 SET-A
           SET-B
DATE 588-0587 SET-B
           SET-A
DATE 589-0588 SET-A
           SET-B
DATE 590-0589 SET-B
           SET-A
DATE 591-0590 SET-A
           SET-B
DATE 592-0591 SET-B
           SET-A
DATE 593-0592 SET-A
           SET-B
DATE 594-0593 SET-B
           SET-A
DATE 595-0594 SET-A
           SET-B
DATE 596-0595 SET-B
           SET-A
DATE 597-0596 SET-A
           SET-B
DATE 598-0597 SET-B
           SET-A
DATE 599-0598 SET-A
           SET-B
DATE 600-0599 SET-B
           SET-A
DATE 601-0600 SET-A
           SET-B
DATE 602-0601 SET-B
           SET-A
DATE 603-0602 SET-A
           SET-B
DATE 604-0603 SET-B
           SET-A
DATE 605-0604 SET-A
           SET-B
DATE 606-0605 SET-B
           SET-A
DATE 607-0606 SET-A
           SET-B
DATE 608-0607 SET-B
           SET-A
DATE 609-0608 SET-A
           SET-B
DATE 610-0609 SET-B
           SET-A
DATE 611-0610 SET-A
           SET-B
DATE 612-0611 SET-B
           SET-A
DATE 613-0612 SET-A
           SET-B
DATE 614-0613 SET-B
           SET-A
DATE 615-0614 SET-A
           SET-B
DATE 616-0615 SET-B
           SET-A
DATE 617-0616 SET-A
           SET-B
DATE 618-0617 SET-B
           SET-A
DATE 619-0618 SET-A
           SET-B
DATE 620-0619 SET-B
           SET-A
DATE 621-0620 SET-A
           SET-B
DATE 622-0621 SET-B
           SET-A
DATE 623-0622 SET-A
           SET-B
DATE 624-0623 SET-B
           SET-A
DATE 625-0624 SET-A
           SET-B
DATE 626-0625 SET-B
           SET-A
DATE 627-0626 SET-A
           SET-B
DATE 628-0627 SET-B
           SET-A
DATE 629-0628 SET-A
           SET-B
DATE 630-0629 SET-B
           SET-A
DATE 631-0630 SET-A
           SET-B
DATE 632-0631 SET-B
           SET-A
DATE 633-0632 SET-A
           SET-B
DATE 634-0633 SET-B
           SET-A
DATE 635-0634 SET-A
           SET-B
DATE 636-0635 SET-B
           SET-A
DATE 637-0636 SET-A
           SET-B
DATE 638-0637 SET-B
           SET-A
DATE 639-0638 SET-A
           SET-B
DATE 640-0639 SET-B
           SET-A
DATE 641-0640 SET-A
           SET-B
DATE 642-0641 SET-B
           SET-A
DATE 643-0642 SET-A
           SET-B
DATE 644-0643 SET-B
           SET-A
DATE 645-0644 SET-A
           SET-B
DATE 646-0645 SET-B
           SET-A
DATE 647-0646 SET-A
           SET-B
DATE 648-0647 SET-B
           SET-A
DATE 649-0648 SET-A
           SET-B
DATE 650-0649 SET-B
           SET-A
DATE 651-0650 SET-A
           SET-B
DATE 652-0651 SET-B
           SET-A
DATE 653-0652 SET-A
           SET-B
DATE 654-0653 SET-B
           SET-A
DATE 655-0654 SET-A
           SET-B
DATE 656-0655 SET-B
           SET-A
DATE 657-0656 SET-A
           SET-B
DATE 658-0657 SET-B
           SET-A
DATE 659-0658 SET-A
           SET-B
DATE 660-0659 SET-B
           SET-A
DATE 661-0660 SET-A
           SET-B
DATE 662-0661 SET-B
           SET-A
DATE 663-0662 SET-A
           SET-B
DATE 664-0663 SET-B
           SET-A
DATE 665-0664 SET-A
           SET-B
DATE 666-0665 SET-B
           SET-A
DATE 667-0666 SET-A
           SET-B
DATE 668-0667 SET-B
           SET-A
DATE 669-0668 SET-A
           SET-B
DATE 670-0669 SET-B
           SET-A
DATE 671-0670 SET-A
           SET-B
DATE 672-0671 SET-B
           SET-A
DATE 673-0672 SET-A
           SET-B
DATE 674-0673 SET-B
           SET-A
DATE 675-0674 SET-A
           SET-B
DATE 676-0675 SET-B
           SET-A
DATE 677-0676 SET-A
           SET-B
DATE 678-0677 SET-B
           SET-A
DATE 679-0678 SET-A
           SET-B
DATE 680-0679 SET-B
           SET-A
DATE 681-0680 SET-A
           SET-B
DATE 682-0681 SET-B
           SET-A
DATE 683-0682 SET-A
           SET-B
DATE 684-0683 SET-B
           SET-A
DATE 685-0684 SET-A
           SET-B
DATE 686-0685 SET-B
           SET-A
DATE 687-0686 SET-A
           SET-B
DATE 688-0687 SET-B
           SET-A
DATE 689-0688 SET-A
           SET-B
DATE 690-0689 SET-B
           SET-A
DATE 691-0690 SET-A
           SET-B
DATE 692-0691 SET-B
           SET-A
DATE 693-0692 SET-A
           SET-B
DATE 69
```

1929 г. Джозеф Шик (Joseph Schick) разработал электрическую бритву.

Со временем всё стало несколько сложнее. Сначала для создания таблицы соединений вентилях стали использоваться средства ввода принципиальных схем. Затем использовались специальные средства, которые считывали готовые текстовые файлы и представляли полученную информацию в графическом виде. В некоторых случаях эти средства использовались также для описания в графическом виде задающих воздействий и последующей генерации соответствующего табличного файла.

После этого разработчики цифровых систем моделирования взялись за более сложные языки, которые могли бы описывать логические функции на более высоких уровнях абстракции, таких как уровень регистровых передач (*RTL — register transfer level*). Хорошим примером такого языка был *GHDL (GenRad Hardware Description Language — язык описания аппаратных средств GenRad)*, используемый системой моделирования System HILO.

Получили также развитие и более сложные языки описания испытательных стендов, как, например *GWDL (GenRad WaveformDescription Language — язык описания формы сигнала GenRad)*. Языки этого типа могли поддерживать сложные структуры, такие как циклы, а также имели доступ к текущему состоянию схемы и, соответственно, могли изменять наборы тестов по принципу: «Если на этом выходе находится уровень логического нуля, приступайте к тесту Б, в противном случае начинайте тест В».

Эти языки в какой-то степени опережали свое время. Например, полезное свойство языка *GWDL* заключалось в том, что кроме определения входного сигнала, например «вход А = 0», можно было определять ожидаемый выходной отклик, например «выход Y = 1». При этом наличие одного знака равенства означало подачу воздействия на вход системы, а пара знаков равенства соответствовала ожидаемому отклику. Если после этого использовался специальный оператор *STROBE*, имитатор проверял, совпадает или нет реальный отклик (со схемы) с ожидаемым откликом (заданным формой сигнала) и выдавал предупреждение, если эти сигналы отличались.

Шло время, и начали появляться промышленные стандарты языков HDL, такие как Verilog и VHDL. Их преимущество заключалось в том, что один и тот же язык мог использоваться для описания и функциональности схемы, и испытательных стендов¹⁾.

Стали появляться и форматы стандартных файлов для вывода результатов моделирования, например *VCD-формат (Value Change Dump — дамп изменения значений)*. Эти форматы помогали сторонним компаниям САПР электронных систем создавать сложные графические средства наблюдения за формой сигнала, а также средства анализа, которые могли работать с выходными данными многочисленных систем моделирования. Следует упомянуть и новый *FSDB-формат (Fast Signal Database™ — база данных быстрых сигналов)* компании Novas Software (www.novas.com), который создаёт файлы гораздо меньших размеров, чем VCD, и в то же время позволяет осуществлять быстрый поиск информации.

Были и другие инновации, например *SDF-формат (standard delay format — формат стандартных задержек)*, который помогал сторонним компаниям САПР разрабатывать сложные средства временного анализа. Эти средства были способны производить оценку схемы, созда-

¹⁾ Главный разработчик языка Verilog Фил Морби (Phil Moorby) был также одним из разработчиков первой версии языка и среды моделирования HILO.

вать временные отчеты, выделять потенциальные проблемы и выводить SDF-файлы, которые могли быть использованы для проведения более точного временного моделирования

Логические величины и системы логических величин

Подавляющее большинство современных цифровых электронных систем основываются на *двоичной логике*, которая использует цифры, называемыми *битами*. Другими словами, логические элементы используют два разных напряжения для представления двоичных значений 0 и 1 или логических (булевых) значений вида *true* и *false* (соответственно *истина* и *ложь*). Были проведены некоторые эксперименты по использованию *троичной логики*, основанной на трех различных логических уровнях, значения которых называются *тритами*. Однако до сих пор эта технология не нашла коммерческого и промышленного применения. Чему я несказанно рад.

Опять я отвлекся. Минимальный набор логических значений, необходимых для описания работы двоичного логического элемента, состоит из чисел 0 и 1. Затем, чтобы как-то представить неизвестные величины, для их обозначения обычно используется символ «X». Эти неизвестные величины могут использоваться для представления разных состояний, например для обозначения содержания неинициализированного регистра или для выделения конфликта, возникающего, когда два логических элемента управляют одной и той же шиной с противоположными логическими значениями. Для обозначения *высокоимпедансного состояния*, которое может появиться на выходах логических элементов с тремя состояниями, обычно используется символ «Z».



В языках описания аппаратных средств вместо символа «X» обычно используются обозначения «?» или «—». Неопределённое значение не может быть установлено на выходе в качестве входных воздействий для других входов. Вместо этого используется форма записи, в которой описывается, как входы реагируют на различные комбинации сигналов.

Но состояния 0, 1, X и Z — только верхушка айсберга. Более продвинутые логические системы моделирования могут связывать различные воздействия с выходами разных логических элементов. Они могут также содержать средства разрешения и описания ситуаций, в которых несколько логических элементов управляются одним и тем же проводником с различными логическими значениями разных воздействий. Ну, разумеется, исключительно ради разнообразия, языки VHDL и Verilog работают с такими ситуациями по-разному.

Моделирование с использованием разных языков

При существовании двух стандартных промышленных языков, например, VHDL и Verilog, рано или поздно возникнет проблема, смысл которой в том, что через некоторое время у пользователя окажутся две части устройства, описанные на разных языках. Вероятно, все собственные разработки компании будут написаны на том языке, которому она отдает предпочтение. Тем не менее, проблема может возникнуть, если компания захочет использовать рабочий код, написанный на другом языке. Та же ситуация может повториться, если компания примет решение о приобретении блоков интеллектуальной собственности у стороннего разработчика, который может работать только с

Цифровые системы логического моделирования, такие как *векторное произведение* и *метод интервальных значений*, и различные аспекты неизвестной переменной X более детально рассмотрены в моей книге *Designus Maximus Unleashed (Banned in Alabama)*, ISBN 0-7506-9089-5.

тем языком, который компания в текущий момент не использует. Возможна также ситуация, когда одна компания объединится с другой для совместного проекта, причем обе компании давно занимаются проектными разработками и используют несопоставимые языки.

Подобная ситуация приводит к необходимости прибегнуть к помощи концепции *моделирования на разных языках*, которая исторически имеет несколько разновидностей. Одна из первых методик заключалась в переводе исходного кода с «чужого» языка на «свой». Но этот подход отличался низкой эффективностью, так как разные языки поддерживали разные логические состояния и разные языковые конструкции, и даже похожие операторы языка имели разную семантику. В результате при моделировании переведенный с другого языка проект редко вел себя так, как ожидалось, поэтому этот метод нечасто используется в наши дни.

Другая методика подразумевала наличие двух систем моделирования — для языка VHDL и для Verilog и предполагала совместное моделирование двух подсистем с помощью двуядерной системы. В этом случае производительность моделирования, к сожалению, находилась на низком уровне, так как одна из подсистем останавливалась, дожидаясь, пока другая закончит свою работу. Поэтому и этот метод редко используется в наши дни.

Оптимальное решение описанной проблемы предполагает одноядерную систему моделирования, которая поддерживает описания устройств, представленных в виде комбинации (или смеси) блоков на языках VHDL и Verilog. Все компании САПР электронных систем располагают собственными версиями таких средств, а некоторые из них переходят границы всех смелых предположений, сделанных в прошлом, поддерживая множество языков, например: VHDL, Verilog, SystemVerilog, SystemC и PSL¹⁾.

Альтернативные форматы описания задержек

В моделях, которые разрабатываются для использования в системе событийного моделирования, выбор формата представления задержек зависит от возможностей моделирования задержек самой системой моделирования и от выбора места (и средств) в процессе разработки, в котором будет выполняться временной анализ.

Очень часто *статический временной анализ* (или STA — *static timing analysis*) выполняется отдельно от моделирования (подробно обсуждается позже в этой главе). В этом случае логические вентили и более сложные операторы могут быть промоделированы с нулевой задержкой, т. е. масштаб времени — 0 или с единичной задержкой, т. е. масштаб времени — 1. Здесь термин *масштаб времени* относится к наименьшему сегменту времени, распознаваемому системой моделирования.

В другом случае можно связать более сложные типы задержек с логическими вентилями и с другими более сложными операторами для использования в системе моделирования. При этом сначала необходимо отделить задержку фронта импульса от задержки спада на выходе логического вентиля или другого оператора. Исторически сложилось так, что задержка фронта импульса (при переходе с 0 в 1) часто обозначается как LH (сокращенно от low-to-high — от низкого к высокому

¹⁾ Хорошим примером одноядерного решения такого типа может служить программный продукт ModelSim® от компании Mentor Graphics (www.mentor.com).

уровню). Соответственно задержка спада (при переходе с 1 в 0) обозначается как HL (high-to-low — от высокого к низкому уровню).

Рассмотрим, например, что произойдет, если подать 12-пикосекундный (12 пс) положительный (0-1-0) импульс на вход простого буферного логического элемента с задержкой LH = 5 пс и HL = 8 пс (Рис. 19.4).

1929 г. В Британии заработала технологическая линия по производству механических телевизионных систем.




Рис. 19.4. Различные LH- и HL-задержки

Не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе. Интересно, что из-за несбалансированных задержек 12-пикосекундный импульс увеличился до 15 пс на выходе логического элемента, причем дополнительные 3 пс отражают разницу между значениями LH и HL. Аналогично, если отрицательный импульс длительностью 12 пс (1-0-1) будет подан на вход этого логического элемента, соответствующий импульс на выходе уменьшится до 9 пс. Читатель, попробуйте самостоятельно изобразить этот процесс на листе бумаги.

Кроме задержек LH и HL, системы моделирования поддерживают минимальные, номинальные и максимальные (мин:ном:макс) значения для каждой задержки. Рассмотрим, например, положительный импульс длительностью 16 пс, который подается на вход буферного логического элемента с задержками фронта и спада соответственно, 6:8:10 пс и 7:9:11 пс (Рис. 19.5).

Диапазон величин задаётся для работы в разных рабочих условиях, например при перепадах окружающей температуры или напряжения питания. Таким же образом охватывают изменения в производственном процессе, так как некоторые микросхемы могут работать немного быстрее или медленнее, чем другие того же класса. Аналогично логические вентили микросхем из одной области (например, в заказных микросхемах или в ПЛИС) могут включаться быстрее или медленнее, чем идентичные логические вентили из другой области.




Рис. 19.5. Поддержка формата описания задержек вида мин:ном:макс

Раньше все задержки распространения сигнала от входа до выхода микросхемы у многовходовых вентилях были одинаковыми. Например, в случае 3-входового вентиля И с входами *a*, *b* и *c*, и выходом у любые задержки вида LH и HL при прохождении по пути *a*-у, *b*-у и *c*-у были одинаковыми. Изначально это обстоятельство не вызывало никаких проблем, поскольку таким же способом задержки описывались и в соответствующих справочниках. Однако со временем в справочниках стали определять задержки индивидуально для каждого пути прохождения сигнала, и в результате возникла необходимость модернизировать системы моделирования для поддержки этих возможностей.

Давайте рассмотрим, что произойдет, если к входу логического вентиля (или более сложной функции) приложить короткий импульс. Под «коротким» мы будем подразумевать импульс, длительность которого меньше времени задержки прохождения сигнала через вентиль. Следует заметить, что первые логические элементы в основном использовались в простых микросхемах *транзисторно-транзисторной логики (TTL)*, которые располагались на печатной плате. Эти микросхемы имели свойство поглощать (или отбрасывать) поступающие на них короткие импульсы, что и имитировали системы моделирования. Описания этих процессов стали называть *моделью инерционной задержки*. В качестве простого примера давайте рассмотрим два положительных импульса длительностью 8 пс и 4 пс, приложенных к буферному логическому элементу, у которого время задержки по фронту и по спаду в форме мин:ном:макс равно 6 пс (Рис. 19.6).

ТТЛ-логика реализуется с помощью соединённых определённым образом биполярных транзисторов.

1929 г. Начало экспериментов по изучению цветного электронного телевидения.




Рис. 19.6. Модель инерционной задержки отбрасывает импульс, длительность которого меньше, чем время задержки вентиля

В отличие от рассмотренного примера вентили, реализованные с помощью более поздних технологий, таких как *эмиттерно-связанная логика* (или *ECL — emitter-coupled logic*)¹⁾, пропускали импульсы, длительность которых была меньше задержки прохождения через них сигнала. Для работы с такими элементами некоторые системы моделирования могли функционировать в режиме, названном *моделью транспортной задержки*. Давайте ещё раз рассмотрим два положительных импульса длительностью 8 нс и 4 нс, приложенных к буферному логическому элементу, у которого время задержки по фронту и по спаду в форме мин:ном:макс равно 6 нс (Рис. 19.7).

В случае моделей инерционной и транспортной задержки возникает проблема, связанная с тем, что они могут применяться лишь в экстремальных ситуациях. В связи с этим разработчики некоторых систем моделирования начали проводить эксперименты с более сложными короткоимпульсными методиками, такими как *модель трёхдиапазонной задержки*²⁾. В этом случае каждая задержка может определяться двумя значениями, скажем *r* для описания отбрасывания сигнала и *p* для описания пропуска сигнала, которые задаются в процентах от общей задержки. Например, рассмотрим буферный вентиль, у которого все задержки в форме мин:ном:макс равны 6 нс, а значения *r* и *p* соответственно 33% и 66% (Рис. 19.8).

Любые, поданные на вход вентиль импульсы, длительность которых больше или равна значению *p*, будут пропускаться этим вентиляем; все импульсы, длительность которых меньше, чем значение *r*, будут

¹⁾ ЭСЛ-логика также реализуется с помощью биполярных транзисторов, но соединённых по другой схеме, чем ТТЛ. Логические элементы ЭСЛ работают быстрее своих ТТЛ-аналогов, но и потребляют больше энергии (следовательно, выделяют больше тепла).

²⁾ Система моделирования *System HILO* компании GenRad начала использовать модель 3-диапазонной задержки незадолго до ее исчезновения с лица Земли.

1929 г. Начали работу первые коммерческие службы связи (для пассажиров) между кораблями и берегом.




Рис. 19.7. Модель транспортной задержки пропускает импульсы любой длительности




Рис. 19.8. Модель инерционной задержки отбрасывает импульс, длительность которого меньше, чем время задержки вентиля

полностью отбрасываться (поглощаться); импульсы, длительность которых находится между этими двумя экстремумами, будут пропускаться, как импульсы с неизвестными величинами X с тем, чтобы показать, что их состояние неопределенно, так как мы не знаем, будут ли они пропущены через логический элемент при работе в реальном устройстве. (Установка значений r и p на уровень 100% эквивалентна использованию модели инерционной задержки, а их установка на уровень 0% приводит к модели транспортной задержки.)

Системы циклового моделирования

Кроме событийного моделирования, возможно также цикловое (cycle-based) моделирование. Оно очень хорошо подходит для моделирования конвейерных устройств, в которых «островки» комбинационной логики расположены между блоками регистров (Рис. 19.9).




Рис. 19.9. Простое конвейерное устройство

В этом случае система циклового моделирования будет выдавать любую временную информацию, связанную с вентилями комбинационной логики, а также будет преобразовывать эту логику в последовательность логических (булевых) операций, которые могут быть реализованы с помощью микропроцессорных команд.

При наличии схемы, которая работает соответствующим образом, системы циклового моделирования демонстрируют лучшее быстродействие по сравнению со своими событийными аналогами. Недостаток таких систем заключается в том, что они обычно работают лишь с логическими величинами 0 и 1 (значения X , Z и другие выражения не поддерживаются). Кроме того, эти системы не могут моделировать работу асинхронных логических устройств или комбинационных цепей обратной связи.

В наше время цикловые системы моделирования в чистом виде почти не используются. Однако путем определённых расширений некоторые системы событийного моделирования приобрели смешанные свойства. В этом случае, если дать указание такой системе работать в режиме максимальной производительности, а не в режиме максимальной временной точности, она автоматически обработает некоторые части схемы с помощью методов событийного моделирования, а оставшуюся часть с помощью методов циклового моделирования.

Выбор оптимальной системы логического моделирования!

Выбор системы моделирования, как и всего остального при разработке чего-то нового, это выбор сбалансированного решения. Если вы работаете в небольшой начинающей компании, для которой при выборе средств разработки решающим является их стоимость, переходите сразу к гл. 25, в которой описаны методы разработки с использованием средств с открытым исходным кодом.

Первым делом необходимо определиться, нужно ли вам использовать нескольких языков в пределах одного устройства. Если у вас небольшая начинающая фирма, можно ограничиться только одним языком, но помните, что какие-нибудь блоки интеллектуальной

1929 г. Германия.
Осуществлена запись звука на пластиковую ленту с магнитным покрытием.

собственности, которые вы решите приобрести в будущем, возможно, не смогут работать с этим языком. Неплохо было бы начать работать с языками VHDL, Verilog или SystemVerilog, а, если возможно, еще и оперировать с SystemC вместе с одним или несколькими языками формальной верификации. Тогда, по всей видимости, ваша позиция будет достаточно сильной в течение определённого времени.

В общем случае, наиболее важным критерием для большинства является производительность. Возникает вопрос: как наиболее точно определить производительность? Пожалуй, единственный способ заключается в разработке собственного тестового устройства и его моделировании на нескольких системах. Создание хорошего теста — нетривиальная задача, но этот способ лучше, чем использовать разработку, предлагаемую производителем САПР. Подобный проект будет реализован так, чтобы в наилучшем свете продемонстрировать решение своего разработчика и поставить подножку конкурентам.

Однако, кроме производительности, есть еще не менее важные показатели. Вам также понадобится хорошее интерактивное средство отладки, чтобы после обнаружения проблемы можно было бы остановить моделирование и проверить свое устройство. В этом отношении не все системы моделирования одинаковы и разные средства имеют разные уровни возможностей. В некоторых случаях, даже если имитатор позволяет выполнить задуманное, для этого иногда приходится встать на уши. Поэтому целесообразно воспользоваться некоторой уловкой, которая заключается в следующем: после прохождения собственного образцового теста создать такую же схему, но с заложенным в неё заранее известным дефектом и посмотреть, насколько легко и быстро будет обнаружен и локализован заложенный дефект. На самом деле, некоторые системы моделирования, которые обладают необходимой производительностью, настолько плохо справляются с подобным заданием, что придётся воспользоваться средствами сторонних разработчиков для проведения дополнительного анализа после завершения моделирования¹⁾.

Внимания заслуживает и разрядность системы моделирования. Средства, поставляемые большими компаниями САПР, как правило, не имеют ограничений по разрядности, а вот системы моделирования небольших разработчиков могут основываться на 32-битном коде. Естественно, если вы собираетесь работать с небольшими проектами, скажем не более 500000 вентиляей, то, вероятно, подойдут системы моделирования, поставляемые производителями ПЛИС. Обычно это упрощенные версии средств от крупных разработчиков САПР.

Разумеется, кроме вышеперечисленных, у вас будут собственные критерии оценки средств моделирования, например по качеству кодового покрытия или анализу производительности. Когда-то эти возможности были в компетенции специализированных средств сторонних разработчиков, но теперь большинство мощных систем моделирования позволяют оценить на некотором уровне кодовое покрытие и провести анализ производительности непосредственно в среде моделирования. При этом разные системы моделирования предлагают различные наборы дополнительных функциональных возможностей.

¹⁾ Лидирующее положение в этой области занимает компания Novas Software Inc. (www.novas.com) со своими средствам анализа Debussy® и Verdi™.

Средства синтеза. Логический/HDL и физический синтез

Технология логического/HDL-синтеза

Традиционные средства *логического синтеза* появились примерно в первой половине 80-х. В наши дни эти средства иногда называют *технологией HDL-синтеза*.

Роль первых средств логического/HDL-синтеза заключалась в формировании таблицы соединений вентилях на основе заранее составленного RTL описания заказной микросхемы и соответствующих временных ограничений. Во время этого процесса приложение синтеза выполняло различные процедуры минимизации и оптимизации, включая оптимизацию по быстродействию и по площади, занимаемой на поверхности кристалла.

В середине 90-х средства синтеза были расширены для поддержки архитектуры устройств ПЛИС. Такие приложения могли формировать таблицу соединений КЛБ/таблиц соответствия, которая затем передавалась программному обеспечению размещения и разводки, предоставляемому поставщиком ПЛИС (Рис. 19.10).



Рис. 19.10. Традиционный логический/HDL-синтез

На практике, устройства, на основе ПЛИС, созданные средствами архитектурного синтеза, были на 15...20% быстрее, чем их аналоги, созданные с использованием средств традиционного синтеза на уровне вентилях.

Технология физического синтеза

У традиционного логического/HDL-синтеза была одна проблема, которая заключалась в том, что он был разработан в то время, когда задержка распространения сигнала в основном определялась задержкой вентилях, а задержки на проводниках были сравнительно малыми. Это значит, что средства синтеза могли использовать простые модели нагрузки на шину для оценки влияния задержек на проводниках. Такие модели включали параметры ненагруженной шины, ёмкость шины при нагрузке в виде одного логического элемента — x пикофарад (пФ), ёмкость шины при нагрузке двумя логическими элементами — y пФ и т. д. По этим данным средства синтеза могли оценивать задержку, связанную с каждым проводником, как функцию её загрузки и сопротивления вентиля, подключенного к этому проводнику.

1929 г. На автомобиль впервые установлен радиоприёмник.

1930 г. Ваневар Буш (Vannevar Bush) сконструировал аналоговый компьютер, названный *Differential Analyzer* (дифференциальный анализатор).

1933 г. Эдвин Армстронг (Edwin Howard Armstrong) разработал новую систему радиосвязи: широкополосную частотную модуляцию.

Эта методика соответствовала уровню изготовления устройств того времени, которые реализовывались по мультимикронным технологиям и содержали, по сегодняшним меркам, относительно небольшое количество вентиляей. В сравнении с ними, современные устройства могут содержать десятки миллионов вентиляей, и размеры этих элементов уходят в область глубокого субмикронна. Другими словами, задержки сигнала на проводниках теперь могут составлять до 80% полной задержки. Следовательно, использование традиционных средств логического/HDL-синтеза для оценки временных параметров современных устройств может привести к таким данным, которые будут иметь мало общего с действительностью. При этом достичь состояния временного соответствия будет почти невозможно.

По этой причине при разработке заказных интегральных микросхем (ASIC), примерно с 1996 года стали использовать физический синтез, который в 2000 или 2001 году стал применяться и для ПЛИС. Конечно, существует множество различных определений в отношении того, что именно обозначает термин *физический синтез*. Основная идея состоит в том, чтобы до начала синтеза использовать физическую информацию об устройстве, но что это означает на самом деле? Например, некоторые компании добавили возможности интерактивного планирования компоновки в качестве первого этапа алгоритма синтеза, и классифицировали это как *физический синтез*. Однако для большинства инженеров физический синтез означает получение информации связанной с физическим расположением различных логических элементов в схеме, использование этой информации для точной оценки задержек на проводниках, использование этих задержек для уточненного размещения элементов и выполнения других оптимизаций. Интересно заметить, что физический синтез начинается с выполнения первого этапа, в котором используется алгоритм традиционного логического/HDL-синтеза (Рис. 19.11).



Рис. 19.11. Физический синтез

Коррекция временных параметров, репликация и повторный синтез

В инженерной практике существует ряд терминов, которые можно услышать, когда речь о физическом синтезе, например *коррекция временных параметров, репликация, повторный синтез*¹⁾. Коррекция временных параметров основана на концепции балансировки между положительным и отрицательным резервом времени в масштабах всего устройства. Под положительным резервом будем подразумевать неко-

¹⁾ Эти термины могут применяться в традиционном логическом/HDL-синтезе, но они более действенны, когда используются в контексте физического синтеза.

торую величину задержки, которая остается в запасе, а под отрицательным некоторую задержку, которая превышает допустимое значение.

Рассмотрим конвейер, у которого тактовая частота выбрана таким образом, что максимальная задержка между регистрами составляет величину 15 пикосекунд. Допустим, что для этого устройства сложилась ситуация, которая показана на Рис. 19.12, а. В этом случае максимальное время распространения сигнала в первом логическом блоке составит 10 пс. Другими словами, положительный резерв времени составит 5 пс, а во втором логическом блоке максимальное время прохождения сигнала будет равно 20 пс, т. е. величина отрицательного резерва составит величину 5 пс.




Рис. 19.12. Коррекция временных параметров

После расчёта значений временных параметров логических блоков, в том числе с учётом задержки, вызванной разводкой элементов, часть логики перебрасывается через регистровый порог, тем самым, изымая резервы времени из первого блока и передавая их во второй (Рис. 19.12, б). Коррекция временных параметров очень часто используется при проектировании устройств на основе ПЛИС, поскольку в них реализовано очень большое количество регистров.

Процедура репликации аналогична коррекции временных параметров с той лишь разницей, что в этом случае производится разрыв длинных внутренних соединений. Например, имеется регистр с положительным резервом времени 4 пс. Допустим, что к выходу этого регистра подключено три блока, каждый из которых имеет отрицательный временной резерв (Рис. 19.13, а).

С помощью репликации регистра и расположения его копий в непосредственной близости к их нагрузке, можно перераспределить временные резервы и сделать все части устройства рабочими (Рис. 19.13, б).

1934 г. Половина домов в США оснащены радиоприёмниками.

1935 г. Разработан полностью электронный телевизор метрового диапазона волн.




Рис. 19.13. Репликация

И в завершении замечу, что концепция повторного синтеза основана на большом разнообразии способов реализации и размещения различных функций. При повторном синтезе используется информация о физическом размещении элементов, после чего выполняется локальная оптимизация на критических участках устройства с помощью операций логической реструктуризации, повторной кластеризации, и, возможно, путем исключения вентилях и проводников.

Выбор оптимального средства синтеза!

Неужели вы надеетесь получить здесь ответ на этот вопрос? В реальном мире возможности различных машин синтеза вместе со связанными с ними особенностями, такими как автоинтерактивное компоновочное планирование, меняются почти ежедневно, и разные производители постоянно обходят друг друга в этой гонке.

Существует также мнение, что разные системы работают лучше или хуже с разными архитектурами ПЛИС от разных производителей. Одним из критериев поиска системы синтеза является способность (или отсутствие таковой) автоматически выполнять из исходного кода логический синтез некоторых узлов, например элементов системы синхронизации и встроенных функций, или обеспечивать целостность файлов без необходимости создавать соответствующие описания в явном виде. Однако, в конце концов, придется самому сделать свой выбор, когда наступит время оценивать и сортировать различные предложения. Пожалуйста, не стесняйтесь и сообщите мне о своем решении по адресу max@techbites.com.

Временной анализ. Статический и динамический

Статический временной анализ

В наши дни наиболее распространенной формой временного анализа является статический анализ. Концептуально этот метод довольно прост, хотя на практике, как обычно, все оказывается гораздо сложнее, чем казалось на первый взгляд.

По существу, временной анализатор суммирует значения задержек всех логических элементов и проводников и формирует общие значения задержек от входа до выхода микросхемы для каждого канала прохождения сигнала. В устройствах, в которых используются конвейеры, анализатор подсчитывает значение задержек между соседними группами регистров.

Перед размещением элементов и разводкой соединений временной анализатор может оценивать значения задержек, вызванных проводниками устройства. После размещения и разводки для достижения более точных результатов анализатор также будет использовать полученные значения паразитных параметров, т. е. сопротивлений и ёмкостей физических проводников. В результате будет сформирован отчёт с указанием всех путей прохождения сигнала, задержка на которых не соответствует заданным временным ограничениям, а также с предупреждениями о потенциальных временных проблемах, например о нарушении режимов установки и хранения данных, связанных с сигналами, поступающими на вход регистров и защёлок.

Статический временной анализ хорошо подходит для классических синхронизированных схем и конвейерных архитектур. Главное преимущество такого анализа состоит в том, что он достаточно быстрый, для него не требуются дополнительные средства тестирования, и он тщательно проверяет каждый возможный путь прохождения сигнала. Вместе с тем, статические временные анализаторы жульничают при обнаружении ложных путей распространения сигнала, которые никогда не будут использованы в процессе штатной работы устройства. Кроме того, эти средства плохо работают со схемами, в которых используются защёлки, асинхронные цепи и комбинационные обратные связи.

Статистический статический временной анализ

Статический временной анализ составляет основу современных методов проектирования устройств на основе ПЛИС и заказных микросхем (ASIC). Однако при работе с устройствами, изготовленными с помощью последних технологических процессов, в работе этого метода стали возникать некоторые проблемы. Во время написания этой книги для изготовления микросхем использовался технологический процесс 90-нм, а к 2007-му году ожидается переход к 45-нм процессу.

Как уже упоминалось, при использовании современных кремниевых кристаллов, задержка, вызванная распространением сигнала через внутренние соединения, преобладает над задержкой вентиля, особенно в ПЛИС. В свою очередь, задержки внутренних соединений зависят от значений паразитных ёмкостей, сопротивлений и индуктивностей, которые определяются топологией и формой используемых проводников.

Проблема заключается в том, что при реализации современных технологических процессов фотолитографическим способом практически невозможно обеспечить точную форму проводника. Поэтому вместо квадратов и прямоугольников приходится использовать окружности и эллипсиды. Размеры проводников, например их ширина, теперь настолько малы, что даже небольшие изменения в процессе травления вызывают отклонения, которые хоть и невелики, но достаточно существенны по сравнению с шириной проводника. Эти изменения становятся ещё более значимыми, так как в высокочастотных устройствах вступает в силу так называемый *поверхностный эффект*, смысл которого заключается в том, что высокочастотные сигналы передаются только через внешнюю поверхность проводника. Кроме того, существуют отклонения в вертикальной плоскости поперечного сечения дорожки, обусловленные процессами *химико-механического полирования* или другими подобными процедурами.

В конечном счете, все эти особенности существенно затрудняют определение точных значений временных задержек на внутренних соединениях. Конечно, можно воспользоваться традиционным инженерным методом резервирования параметров, используя наихудшие оценки, но практика чрезмерного консерватизма в сфере проектирования приводит к значительному снижению производительности кристалла и, как следствие, является не очень удачным выбором в условиях жесткой конкуренции на рынке. В реальной жизни разброс геометрических размеров может привести к значительному расширению распределения вероятности ошибки, и в наихудшем случае устройство может оказаться более медленным, чем при использовании даже более ранних технологических процессов!

Потенциальным решением этого вопроса может быть концепция *статистического статического временного анализатора* (или *SSTA — statistical static timing analyzer*). Этот метод основан на формировании функции вероятности задержки для каждого сигнала каждого сегмента проводника, затем, на основе которых, формируются общие функции распределения задержки сигналов, проходящих через все части устройства. Во время написания этой книги не существовало коммерческих средств статистического статического временного анализа, но некоторые компании — разработчики САПР и ряд учебных заведений занимаются проработкой этого вопроса.

Динамический временной анализ

Другая форма контроля временных параметров, известная как *динамический временной анализ*, или *DTA — dynamic timing analysis*, в наши дни не очень-то популярна и упомянута здесь для полноты обзора рассматриваемых средств. Эта форма проверки основана на использовании системы событийного моделирования, и в процессе работы использует набор тестов. В отличие от стандартной системы событийного моделирования, которая использует одно из значений задержки, т. е. минимальное (мин), номинальное (ном) или максимальное (макс), для каждого пути прохождения сигнала, динамический анализатор работает с парой значений задержки, т. е. мин:ном, ном:макс или мин:макс). Например, рассмотрим, как две системы моделирования оценят работу простого буферного вентиля (Рис. 19.14).

В случае стандартной системы моделирования изменение сигнала на входе вентиля вызовет событие, которое должно быть спланировано на некоторое время в будущем, а случае временного анализатора, использующего пару мин:макс, изменение сигнала на выходе логического элемента начнёт происходить после истечения времени минимальной задержки и закончится только после достижения значения максимальной задержки.

Неопределенность между этими двумя значениями отличается от неизвестного состояния X , так как известно, что будет происходить переход с уровня 0 на уровень 1 или с 1 в 0, но при этом неизвестно время перехода. В связи с этим вводятся два новых состояния, называемых «перешёл в 1, но не знаю когда» и «перешёл в 0, но не знаю когда»¹⁾.

Динамический временной анализ позволяет обнаруживать неочевидные потенциальные проблемы, которые почти невозможно опре-

¹⁾ Динамический временной анализ более подробно описан в моей книге «Designus Maximus Unleashed (Banned in Alabama)», ISBN 0-7506-9089.




Рис. 19.14. Стандартная система событийного моделирования и динамический временной анализатор

делить другими формами временного анализа. К сожалению, эти средства настолько переполнены вычислениями, что в наши дни они не очень популярны, но кто знает, что день грядущий нам готовит?

Общая верификация

Верификация блоков интеллектуальной собственности

С увеличением сложности устройств все больше ресурсов и времени уходит на проверку их функциональности. Такая проверка включает в себя реализацию проверочной среды, создание набора тестов, выполнение логического моделирования, анализ результатов для выявления и выделения проблем и так далее. На практике, на контроль современных высокотехнологичных однокристальных устройств, ASIC и ПЛИС, может потребоваться свыше 70% времени, потраченного с момента разработки начальной концепции и до окончательной реализации.

Помочь в решении этой проблемы может *верификация блоков интеллектуальной собственности (верификация IP)*. Идея состоит в том, что устройство, которое на этапе верификации называют *проверяемым устройством*, обычно взаимодействует с окружающим миром, используя стандартные интерфейсы и протоколы. Кроме того, проверяемое устройство обычно общается с микропроцессорами, арбитрами, контроллерами, периферийными устройствами и т. д.

В большинстве случаев для функциональной проверки используется стандартная система событийного моделирования. Один из способов тестирования проверяемого устройства заключается в создании набора тестов, которые точно описывают сигналы на уровне битовых значений, поступающих на вход устройства и появляющихся на его выходах. Однако в связи со сложностью современных протоколов, применяемых при работе интерфейсов и шин, разработать подобные тесты для большинства устройств просто невозможно.

Другой метод тестирования предполагает использование RTL-моделей всех внешних устройств, формирующих систему. Однако многие из этих устройств запатентованы, и их RTL-модели могут быть недоступны для использования. Более того, моделирование всей системы с использованием полнофункциональных моделей всех процессоров и устройств ввода/вывода может потребовать значительных временных и вычислительных ресурсов.

В качестве решения проблемы можно применить верификацию блоков IP в форме функциональных моделей шины ФМШ, или BFM (*bus functional model*), для представления процессоров и блоков ввода/вывода, формирующих тестируемую систему (Рис. 19.15)¹⁾.




Рис. 19.15. Применение проверки IP в форме ФМШ

Функциональная модель шины не копирует полную функциональность представляемого устройства, вместо этого она эмулирует способ его работы на уровне интерфейса шины путем генерации и приёма транзакций. В контексте рассматриваемого материала термин *транзакция* относится к высокоуровневому событию на шине, например к выполнению цикла чтения или записи. Среда проверки, или испытательный стенд, могут выдавать команды для ФМШ на выполнение транзакций, например чтения содержимого памяти. После этого ФМШ генерирует сложный сигнал, состоящий из битов («битовое жонглирование»²⁾), поступающий на интерфейс проверяемого устройства.

Аналогично, когда проверяемое устройство отвечает на задающее воздействие каким-либо сложным сигналом, другая ФМШ, или это может быть та же модель, интерпретирует эти сигналы и переводит их в соответствующую высокоуровневую транзакцию.

Хотя ФМШ намного меньше и проще, и, следовательно, процедура моделирования выполняется намного быстрее, чем полнофункциональные модели представляемых ими устройств, они отнюдь не тривиальны. Например, сложные ФМШ, которые часто создаются в виде потактных, побитовых C/C++ моделей, могут включать в себя внутреннюю кэш-память (вместе с возможностью её инициализа-

¹⁾ Примером очень сложного средства верификации блоков IP может служить TransEDA PLC (www.transeda.com).

²⁾ Битовое жонглирование — программирование на уровне машинных кодов с манипулированием битами, флагами, полубайтами и прочими элементами данных, размером меньше одного байта. — Прим. пер.

ции), внутренние буферы, конфигурационные регистры, очереди с отложенной записью и т. д. ФМШ могут также обеспечивать огромный набор параметров, которые позволяют производить низкоуровневое управление такими элементами, как адресная синхронизация, состояния ожидания данных для различных устройств памяти и другими.

Среда верификации и разработка тестов

Когда я в молодости начинал работу с системами моделирования, мы разрабатывали для них тестовые вектора, задающие воздействия и реакции на них, в виде табличных текстовых ASCII-файлов, содержащих логические значения 0 и 1 (или шестнадцатеричные значения, если повезёт). В то время устройства, которые мы пытались тестировать, были существенно проще, чем современные монстры. В переводе на человеческий язык эти тесты могли бы быть представлены в виде следующих строк:

- При значении времени 1000 переведите сигнал сброса в активное состояние.
- При значении времени 2000 переведите сигнал сброса в неактивное состояние.
- При значении времени 2500 удостоверьтесь, что на 8-битной шине данных установлено значение 00000000.
- При значении времени ... и так далее.

Со временем устройства усложнялись, и с появлением языков высокого уровня средства их верификации стали более сложными. Языки высокого уровня использовались в системах моделирования для формирования задающих воздействий и ожидаемых откликов, а также для поддержки различных особенностей, таких как циклы и возможности переключать тесты в зависимости от состояния выходов. (Например, если на шине состояния установлено значение 010, тогда переходим к тесту ху.) На определённом этапе инженеры начали называть эти тесты *испытательным стендом*.

В настоящее время многие современные устройства настолько сложны, что почти невозможно создать адекватный тест вручную. Это обстоятельство послужило поводом для применения сложных сред тестирования и языков высокого уровня. Возможно, самым сложным из языков, известных как *языки верификации аппаратного обеспечения* (*HVL — hardware verification language*), является специализированный продукт под названием *e* от компании Verisity Design (www.verisity.com)¹⁾.

Возможно, что вас удивило это название. На самом деле *e* ничего не обозначает, хотя поначалу у разработчиков было намерение отразить идею его подобия английскому (*english*) языку. При желании можно использовать *e* для написания специализированных тестов, но обычно в таком качестве он применяется только в особых случаях. Вместо этого концепция *e*, которую можно рассматривать как смесь языков C, Verilog и отчасти Pascal, больше подходит для описания допустимых диапазонов и порядка следования входных значений, а так-

1935 г. В продажу поступила звукозаписывающая лента.

Если быть более точным, понятие «испытательный стенд» на самом деле относится к инфраструктуре, поддерживающей выполнение этих тестов.

¹⁾ Поскольку промышленность с большим подозрением относится ко всем патентованным языкам, компания Verisity Design работает с институтом IEEE над тем, чтобы сделать *e* стандартным промышленным языком. Во время написания этой книги институтом IEEE была образована рабочая группа P1647 и издано справочное руководство по этому языку.

же стратегий верификации высокого уровня. Эти описания воспринимаются средой моделирования для управления непосредственно процессом моделирования.

Необходимо отметить, что первой и единственной во время написания этой книги средой верификации, полностью использующей мощь языка *e*, являлся пакет **Specman Elite[®]** компании Verisity. Это пакет можно рассматривать как совокупность компилятора и системы событийного моделирования, которая связывает и управляет используемыми вами стандартными событийными HDL-системами моделирования. Пакет Specman с помощью программ на языке *e* на лету генерирует задающие воздействия, и затем подаёт их на вход устройства через используемую HDL-систему моделирования. Пакет производит также наблюдение за результатами и функциональным покрытием моделирования, и по результатам этого наблюдения динамически перестраивает последующие задающие воздействия для тестирования неохваченных участков устройства.

Анализ результатов моделирования

Почти все современные системы моделирования оснащены средствами графического просмотра сигнала, которые могут быть использованы для интерактивного отображения результатов моделирования во время работы системы моделирования или для последующего просмотра этих результатов, сохранённых в файлах VCD-формата (value change dump — дамп изменения значений). Грустно признавать, но некоторые из этих средств не настолько эффективны, как хотелось бы, когда дело доходит до анализа полученной информации и выявления проблем. В этом случае, возможно, следовало бы воспользоваться средствами сторонних разработчиков.

Формальная верификация

Несмотря на то что большие компьютерные компании и производители микросхем, такие как IBM, Intel и Motorola, десятилетиями разрабатывают и используют свои средства формальной верификации (примерно с середины 80-х), для большинства людей эта область тестирования всё же является новой. Особенно это касается ПЛИС, где применение формальной верификации отстаёт от заказных микросхем. Следует заметить, что формальная верификация может быть настолько мощным средством, что всё больше и больше людей начинают воспринимать её всерьёз.

Основная проблема формальной верификации состоит в том, что она ещё не вышла на уровень повсеместного использования, поэтому находится много желающих, которые с радостью бросаются в эту область и теряются в массе различных направлений. Кроме отсутствия стандартов, здесь существует множество предложений, от которых просто голова идёт кругом. При этом почти каждый пытается внести свою лепту в существующую неразбериху, тем самым ещё больше усложняя ситуацию. Например, если попросить 20 поставщиков САПР дать определение терминам «утверждение» и «свойство» и указать их отличия, вы сойдёте с ума из-за диаметрально противоположных ответов¹⁾.

Попытка распутать этот клубок окажется трудноразрешимой задачей, если вообще разрешимой. Однако, как любил говаривать мой дед,

¹⁾ Я убедился в этом на собственном горьком опыте.

В вопросах классического анализа формы сигнала, средств отладки и отображения информации одним из наиболее известных производителей является компания Novas Software Inc. (www.novas.com) со своим пакетом Debussy[®]. Другое, заслуживающее внимания средство под названием Verdi[™] поддерживает чрезвычайно прогрессивные и мощные методы выделения, визуализации, анализа и отладки устройств в течение большого количества тактовых импульсов.

у страха глаза велики, поэтому давайте ещё раз попытаемся приоткрыть завесу и описать формальную верификацию понятным для всех способом.



Средства формальной верификации изначально разрабатывались большими компьютерными компаниями и производителями микросхем для своего внутреннего пользования. Одним из первых коммерческих средств такого типа был программный пакет проверки на эквивалентность Design VERIFYer, разработанный в 1993 г. компанией Chrysalis Symbolic Design Inc. Средства проверки на эквивалентность изначально разрабатывались большими компаниями для своего внутреннего применения и первая коммерческая утилита проверки моделей также была разработана компанией Chrysalis в 1996 и получила название Design inSIGHT.

Особенности формальной верификации

Еще совсем недавно большинство разработчиков рассматривали термин *формальная верификация* как синоним *проверки на эквивалентность*. В рамках рассматриваемого материала проверка на эквивалентность представляет собой средство, использующее формальные, строгие математические методы сравнения двух разных представлений устройства, скажем RTL-описания и таблицы соединений вентилях. Такая проверка проводится для определения, имеют ли эти представления одинаковую функциональность от входов до выходов или нет.

В сущности, проверка на эквивалентность может рассматриваться как подвид формальной верификации, называемый *верификация модели (Model checking)*¹⁾. Эта проверка относится к методам, используемым для анализа пространственного состояния системы с целью проверки достоверности её определенных характеристик, которые обычно описываются в виде *утверждений*.

И в завершении этих рассуждений уточню: под формальной верификацией мы будем понимать именно верификацию модели. Также замечу, что существует и другая категория формальной верификации, известная как *автоматизированные рассуждения*, которые для тестирования устройств используют логику, больше напоминающую формальное математическое доказательство, и применение этого вида тестирования имеет свои характерные особенности.

Что такое формальная верификация, и чем она хороша

Предположим, что имеется устройство, состоящее из нескольких блоков, и в текущий момент мы работаем с одним из этих блоков, который выполняет некоторую специфичную функцию. Кроме RTL-представления, определяющего функциональность этого блока, с ним можно связать одно или несколько утверждений или свойств. Эти утверждения/свойства могут быть связаны с сигналами интерфейса этого блока либо с сигналами или регистрами внутри блока.

Очень простое утверждение/свойство может соответствовать строкам вида: «Сигналы А и Б никогда не будут активными одновре-

¹⁾ Термин Model Checking (проверка модели или верификация модели) получил широкое распространение в 90-х годах двадцатого столетия и обозначает проверку систем алгоритмическими методами на формальное соответствие спецификации. Книга, целиком посвященная этой концепции, была переведена и издана на русском языке в 2002 г. (Кларк Э.М. и др. «Верификация моделей программ: Model Checking»). — Прим. ред.

1935 г. Англия. Демонстрация первого радара.

1936 г. Эксперт в области эффективности Август Дворак (*August Dvorak*) изобрёл новый тип клавиатуры, названной клавиатурой Дворака, в которой символы располагались по частоте их встречаемости.

менно». Но эти выражения могут также расширяться до чрезвычайно сложных конструкций уровня транзакций, например: «При получении команды на запись от шины PCI соответствующая команда записи в память вида xxxx должна быть выдана в течение от 5 до 36 тактов».

Таким образом, утверждения/свойства позволяют описывать поведение контролируемой по времени системы в формальной и строгой форме. Это обеспечивает точное и всестороннее представление о предназначении устройства. (А теперь попробуйте повторить это скороговоркой.) Кроме того, утверждения/свойства могут использоваться для описания как ожидаемых, так и запрещенных сценариев поведения устройства.

Тот факт, что утверждения/свойства могут читать как человек, так и машина, делает их идеальными для описания выполняемых спецификаций, но на этом их применение не ограничивается.

Давайте вернемся к рассмотрению очень простого утверждения/свойства вида: «Сигналы А и Б никогда не будут активными одновременно». Здесь должен «прозвучать» термин *верификация на основе утверждений*, который постоянно присутствует в разговорах о моделировании, статической формальной верификации и динамической формальной верификации. При *статической формальной верификации* соответствующее средство считывает функциональное описание устройства, обычно на уровне абстракции регистровых передач (RTL), и затем полностью анализирует его логику, чтобы гарантировать, что именно это частное условие никогда не наступит. При *динамической формальной верификации* соответствующим образом расширенная система логического моделирования будет работать до определенного момента, затем прервется и автоматически запустит соответствующее средство формальной верификации.

Разумеется, утверждения и свойства могут быть связаны с устройством на любом уровне, т. е. могут относиться к отдельным блокам, к нескольким соединённым по какому-либо интерфейсу блокам или ко всей системе. Эта особенность предусматривает важную процедуру, которая называется *повторная верификация*. До появления формальной верификации повторная верификация использовалась довольно редко. Например, при продаже ядро IP обычно снабжается соответствующими средствами тестирования, которые анализируют сигналы ввода/вывода непосредственно на его входах и выходах. Эти средства позволяют проверять отдельное ядро, но как только ядро будет интегрировано в устройство, поставляемые с ним средства тестирования становятся бесполезными.

Теперь рассмотрим ядро IP, которое оснащено набором предопределённых утверждений/свойств вида: «Сигнал А никогда не будет осуществлять переход из 0 в 1 в течение трех тактов после активации сигнала Б». Эти утверждения и свойства обеспечивают прекрасный механизм взаимодействия от разработчика IP до конечного пользователя. Более того, утверждения и свойства остаются в силе и могут быть восприняты средствами проверки даже после встраивания ядра IP в разрабатываемое устройство.

Что касается утверждений и свойств, связанных с внешними входами и выходами системы, среда верификации может использовать их для автоматической генерации задающих воздействий, подаваемых на вход системы. Кроме того, можно использовать утверждения и свойства для анализа расширенного кода и функционально покрытия, чтобы гарантировать выполнение характерной последовательности действий или выполнения ряда условий.

Термины и определения

Получив общее представление о верификации модели (Model checking), можно поговорить о терминах и определениях. Честно говоря, эти понятия пока представляют собой мало исследованную область и были тщательно отобраны в процессе общения со многими людьми. Другими словами, была сделана попытка отделить зерна от плевел.

- *Свойства и утверждения* — термин *свойство* пришел из области верификации модели (Model checking) и означает характерное функциональное поведение устройства, которое желательно (формально) проверить, например: «После запроса мы ожидаем ответа в течение 10 тактов».

Термин *утверждение* пришел из области моделирования и означает специфическое функциональное поведение устройства, которое желательно наблюдать в процессе моделирования, и сигнализирует об ошибке, если такое утверждение «срабатывает».

В наши дни при использовании формальных методов и средств моделирования в унифицированных средах термины «свойство» и «утверждение» взаимозаменяемые, т. е. свойство может выступать в качестве утверждения и наоборот. В общем случае под понятием «свойство/утверждение» мы понимаем формулирование специфических атрибутов, связанных с допустимым устройством или объектом. Таким образом, свойства/утверждения могут использоваться в качестве средств проверки и (или) наблюдения или в качестве объектов формальных доказательств, а часто для выявления и локализации недопустимого поведения устройства.

- *Ограничения* — термин пришел из области верификации модели (Model checking). В процессе формальной верификации модели устройства рассматриваются все возможные допустимые входные комбинации. Следовательно, часто возникает необходимость ограничивать входные воздействия по каким-либо признакам, в противном случае средства проверки будут сигнализировать об ошибочных отказах и нарушениях свойств устройства, которые обычно не возникают в реальных устройствах. Как и свойства, *ограничения* также могут быть простыми и сложными. В некоторых случаях ограничения могут быть интерпретированы как свойства, которые подлежат доказательству. Например, входное ограничение первого модуля может быть также свойством выходного сигнала второго модуля, при этом выход второго модуля подключен к входу первого. Поэтому свойства и ограничения могут иметь двойственную природу. Термин *ограничение* также используется в системах ограниченного стохастического моделирования, и в этом случае ограничение обычно применяется для обозначения диапазона значений, которые могут быть использованы для управления шиной.
- *События* — отчасти напоминают утверждения и свойства, и в общем случае могут рассматриваться как подмножество утверждений или свойств. Однако если утверждения и свойства обычно используются для выделения недопустимого поведения устройства, события могут использоваться для определения требуемого поведения устройства в целях обеспечения анализа функционального охвата. В некоторых случаях утверждения/свойства могут состоять из последовательности

1936 г. Америка.
Психолог Бенджамин Бурак
(Benjamin Burack)
сконструировал
первую электрическую
логическую машину
(но информацию о ней не публи-
ковал вплоть
до 1949 г.).

**1936 г. Осущест-
влён первый элект-
ронный синтез речи.**

событий. События могут также использоваться для определения интервала, внутри которого должно проверяться утверждение/свойство. Например, «после a , b , c мы предполагаем z , пока не произошло d », где a , b , c и d — события, а z — поведение устройства, которое надо контролировать. Отслеживание имеющих место событий и утверждений/свойств позволяет получать количественные данные о том, какие «тупиковые» ситуации и другие характерные состояния устройства были проверены. Статистика по событиям и утверждениям/свойствам может быть использована для определения функционального охвата показателей устройства.

- **Процедурный** — этот термин употребляется по отношению к утверждениям, свойствам, событиям и ограничениям, описанным в контексте исполняемого процесса или набора последовательных выражений, например, в виде процесса VHDL или блока языка Verilog (поэтому их иногда называют внутриконтекстными свойствами/утверждениями). В этом случае утверждение/свойство является встроенным в логику устройства, и в дальнейшем будет оцениваться исходя из образа действия набора последовательных операторов.
- **Декларативный** — относится к утверждениям/свойствам, событиям и ограничениям, которые существуют в структурном контексте устройства и оцениваются вместе со всеми другими структурными элементами. Например, это может быть модуль, принимающий формы структурного элемента. Вместе с тем, декларативные утверждения/свойства **всегда** «активны/включены», а их процедурные аналоги активируются только при выполнении определённой части HDL-кода.
- **Прагмы** — сокращение словосочетания «*прагматическая информация*»; относится к специальным директивам в виде псевдокомментариев, которые могут интерпретироваться и использоваться различными анализаторами, компиляторами и другими средствами. (Это универсальный термин, и прагма-методы широко используются не только при формальной верификации.)

Альтернативные методы описания утверждений/свойств

Вот с этого места и начинается полная неразбериха, потому что, как будет показано, существует множество способов реализации утверждений/свойств, описывающих устройство.

- **Специальные языки** — в этом случае используются формальные языки, которые разработаны специально для максимально эффективного описания утверждений/свойств. Языки этого типа, к которым относятся Sugar, PSL и OVA, отличаются широкими возможностями при создании сложных регулярных и временных выражений, и с помощью очень компактного кода позволяют описывать сложные поведенческие алгоритмы. Эти языки часто используются для определения утверждений/свойств, которые располагаются в отдельных файлах и не входят в главное HDL-описание устройства. Файлы могут быть доступными в процессе компилирования, а также реализовываться в описательной форме. Кроме того, анализаторы кода, компиляторы и системы моделирования могут быть дополнены возможностями поддержки выражений, написанных на

специальных языках. Это позволяет напрямую встраивать их в строки HDL-кода или в прагмы (определение «прагмы» смотрите в предыдущем подразделе). В подобных случаях выражения могут быть реализованы в декларативной или процедурной форме.

- *Специальные операторы языка HDL* — изначально язык VHDL поддерживал простые операторы контроля, которые проверяли значения булевых выражений и отображали определённые пользователем текстовые строки, если выражение принимало значение *false* (ложь). Изначально Verilog не поддерживал операторов проверки, но его последующая реализация SystemVerilog была дополнена такой возможностью. Недостаток данного подхода заключается в относительной простоте операторов контроля (в сравнении со специальными языками утверждений/свойств). Кроме того, эти операторы плохо подходят для описания сложных временных последовательностей (хотя для этих целей SystemVerilog в некоторой степени превосходит VHDL).
- *Модели, написанные на HDL и вызываемые из HDL* — эта концепция основана на доступе к библиотекам внутренних и внешних моделей. Эти модели представляют собой утверждения/свойства, использующие стандартные выражения языка HDL, и могут быть представлены в устройстве как любые другие блоки. Однако эти блоки будут свернуты прагмами синтеза вида «Вкл/Выкл», чтобы быть уверенным, что они не будут реализованы физически. Хорошим примером этого метода может служить *открытая библиотека средств проверки (OVL)*, разработанная компанией Accellera (www.accellera.org).
- *Модели, созданные на HDL с доступом через прагмы* — эта концепция аналогична концепции предыдущего метода, так как включает библиотеки моделей, представляющие собой утверждения и свойства, использующие стандартные HDL-выражения. Однако вместо того чтобы вызывать эти модели напрямую из главного кода устройства, обращение к ним производится с помощью прагм. Хорошим примером этой методики является библиотека CheckerWare® компании 0-In Design Automation (www.0-In.com). Например, рассмотрим устройство, содержащую строку кода Verilog:

```
reg [5:0] STATE_VAR; //0in one_hot.
```

Левая часть этого выражения объявляет 6-битный регистр, названный STATE_VAR, который, допустим, будет использоваться для хранения переменных состояния, используемых в конечных автоматах. Тем временем, правая часть, которая обозначена как «0in one_hot», является прагмой. Большинство средств будут воспринимать эту прагму как комментарий, и игнорировать её, но средства компании 0-In будут использовать её для вызова соответствующей «one_hot» модели (которая является схемой прямого кодирования) свойств/утверждений из библиотеки CheckerWare. Замечу, что при использовании данного выражения не требуется определять переменную, тактовый сигнал или ширину шины этого утверждений, так как информация такого рода собирается автоматически. Кроме того, в зависимости от положения прагмы в коде, она может реализовываться в декларативной или процедурной форме.

1936 г. Начато применение люминесцентного освещения.

1936 г. Олимпиада в Мюнхене впервые транслировалась по телевидению.

1937 г. Джордж Стибиц (George Robert Stibitz) сотрудник лаборатории Bell Labs, сконструировал простой, работающий на реле, цифровой калькулятор под названием «Model K».

Статическая и динамическая формальная верификация

Данная тема может оказаться несколько трудной для восприятия, поэтому будем погружаться в нее постепенно. Во-первых, в среде моделирования можно использовать утверждения/свойства. В том случае, когда эти свойства и утверждения означают, что «сигналы А и В никогда не будут активными одновременно», и когда такая недопустимая ситуация всё-таки имеет место во время моделирования, на экране появится соответствующее предупреждение и данное событие будет зарегистрировано в журнале.

Альтернативой системам моделирования может служить *статическая формальная верификация*. Эти средства отличаются высокой точностью и позволяют проверять всё пространство состояний устройства без применения систем моделирования. Их недостаток кроется в том, что обычно они могут использоваться только для небольших частей устройства, так как пространство состояний с увеличением сложности возрастает по экспоненте и можно очень быстро дойти до так называемого *разрыва пространства состояний*. В отличие от статической формальной верификации системы логического моделирования, которые также могут быть использованы для проверки утверждений, могут охватывать огромные устройства, но для их работы требуются задающие воздействия и применять их можно не в каждой ситуации.

Например, можно использовать моделирование до тех пор, пока не будет достигнуто определённое тупиковое состояние, затем сделать паузу и автоматически вызвать алгоритм статической формальной верификации для более тщательного обследования этого состояния. В контексте рассматриваемого материала понятия «тупиковое» состояние и тупиковая ситуация характеризуют трудновыполнимые и труднодоступные функциональные состояния устройства. После оценки «тупикового» состояния управление автоматически вернётся к системе моделирования для выполнения дальнейшей работы. Эта комбинация системы моделирования и традиционной статической формальной верификации называется *динамической формальной верификацией*.

В качестве простого примера применения динамической формальной верификации рассмотрим память типа FIFO (очередь вида «первым пришёл, первым вышел»), в которой состояния «заполнена» и «пустая» могут считаться тупиковыми ситуациями. Для заполнения такой очереди потребуется много тактов, поэтому состояния «заполнена» можно достичь с помощью системы моделирования. Но точная оценка утверждений/свойств, связанных с этими тупиковыми ситуациями, например факт того, что в память FIFO невозможно записать какие-либо данные, пока не освободится место, лучше всего достигается с помощью статических методов.

И ещё хороший пример такого средства динамического верификации предоставляет компания 0-In. Библиотека моделей CheckerWare содержит подробные описания тупиковых ситуаций. Если в процессе моделирования достигается положение тупикового состояния, система останавливается, и для детального анализа этого случая используется средство статической верификации.

Обзор других языков

Содержимое этого подраздела при неаккуратном подходе может вызвать некоторую путаницу, поэтому давайте будем аккуратными. Начнём обзор с продукта под названием Vera®, который появился на

свет в компании Sun Microsystems в начале 90-х. Впоследствии, где-то в середине 90-х, он был предоставлен компании Systems Science Corporation, которая в 1998 году была приобретена компанией Synopsys.

По сути Vera есть не что иное, как среда полной верификации, похожая, но, возможно, не такая сложная, как язык или среда верификации под названием *e*. Среда Vera поддерживает возможности формирования наборов тестов и утверждений, и компания Synopsys продвигает ее как функционально законченный продукт с интеграцией в свою систему логического моделирования. Позже, по заявкам пользователей, Synopsys открыла свой продукт для стороннего использования под марками OpenVera™ и OpenVera Assertions (или OVA¹⁾).

Примерно в это же время язык SystemVerilog после очередной модификации обзавелся оператором `assert` (утверждение). Тем временем, благодаря возрастающему интересу к технологии формальной верификации один из комитетов по стандартам компании Acceller занялся поиском языка формальной верификации, который можно было бы принять в качестве производственного стандарта. При этом рассматривались несколько вариантов, включая OVA, но в 2002 году комитет, наконец, отдал предпочтение языку Sugar от IBM. Забавно, что через какое-то время компания Synopsys подарила OVA одному из комитетов Accellera, ответственному за язык SystemVerilog (это была другая комиссия, которая оценивала формальные свойства языков).

Кроме того, одному из комитетов компании Accellera удалось стать ответственным за так называемую *библиотеку открытой проверки* (или OVL — *open verification library*), которая является библиотекой моделей утверждений и свойств для языков VHDL и Verilog 2K1.

В связи с упомянутыми событиями, теперь операторы `assert` поддерживаются языками VHDL и SystemVerilog, библиотекой моделей OVL, языком утверждений OVA и специализированным языком описания свойств PSL (*property specification language*), который представляет собой версию языка Sugar компании IBM, переработанную компанией Accellera (Рис. 19.16)²⁾. Преимущество языка PSL заключается в том, что он достаточно самостоятельный и может использоваться независимо от языков, применяемых для представления функциональности устройства. К его недостаткам можно отнести то, что он не похож на языки описания аппаратных средств, к примеру, на VHDL, Verilog, C/C++ и другие, с которыми хорошо знакомы разработчики. Необходимо также упомянуть о появлении различных версий языка PSL, таких как Verilog PSL, VHDL PSL, SystemC PSL и других. В этих версиях его синтаксис отличается от оригинала и соответствует целевому языку, а вот семантика идентична исходной версии.

¹⁾ Изначально пакет OVA был позаимствован из технологии моделирования компании Synopsys. Позже было принято решение о его расширении для поддержки средств формальной верификации на основе свойств. Поэтому Synopsys начала сотрудничать с компанией Intel, чтобы воспользоваться опытом её сотрудников в сфере формальной верификации, работавших с языком внутреннего использования на основе утверждений под названием ForSpec. В результате появился пакет OVA 2.0, который объединил в себе мощные модули статической и динамической формальной верификации.

²⁾ Не следует считать, что PSL и Sugar — это один комбинированный язык. Есть язык PSL, а есть Sugar, и это не одно и то же. PSL представляет собой стандарт компании Accellera, а Sugar — язык, используемый компанией IBM.

1937 г. Разработаны принципы импульсно-кодовой модуляции (ИКМ) для цифровой радиопередачи сигналов.

1938 г. Американец Клод Шеннон (Claude E. Shannon) опубликовал статью, основанную на его работах в Массачусетском технологическом институте, в которой описывались принципы построения цифровых схем на основе булевой алгебры.




Рис. 19.16. Попытка окинуть все одним взглядом

Рис. 19.16 отражает только одну точку зрения, и не каждый с ней согласится: кто-то будет считать его блестящим разрешением излишне запутанной ситуации, а кто-то в лучшем случае посчитает его грубым упрощением или в худшем — полной чепухой.

Разное

Преобразование из HDL в C

Как уже обсуждалось в гл. 11, в наши дни наблюдается тенденция описывать устройства на высших уровнях абстракции, например, с помощью языка C/C++. Кроме более лёгких архитектурных исследований, высокоуровневые (поведенческие и (или) алгоритмические) модели, описанные на языке C/C++ могут моделироваться в сотни и тысячи раз быстрее, чем их аналоги, созданные в HDL-коде.

Несмотря на всё вышесказанное, многие инженеры продолжают работать с привычными для них RTL-описаниями. При этом надо иметь в виду, что в случае моделирования однокристальной системы со встроенным микропроцессорным ядром, памятью, периферией и другой логикой, описанной на уровне регистровых передач, пользователю крупно повезет, если скорость моделирования будет составлять пару герц (что составляет пару тактов системы синхронизации за каждую секунду реального времени).

Чтобы решить эту проблему, некоторые компании САПР электронных устройств начали предлагать способы преобразования пользовательских «эталонных» RTL-моделей в высокоскоростные аналоги, которые могут достичь скорости моделирования в несколько кило-

герц¹⁾. Этого достаточно, чтобы программные модули выполнялись на представленном (виртуальном) аппаратном обеспечении за единицы миллисекунд реального времени. В свою очередь, это обстоятельство позволяет тестировать критичное базовое программное обеспечение, например драйверы, модули диагностики, встроенные микрокоды, вследствие чего проверка системы будет выполняться быстрее, чем при использовании традиционных методов.

Кодовое покрытие

Не так давно средства оценки кодового покрытия, или анализа структуры кода, разрабатывались сторонними производителями САПР электронных систем. Однако сегодня эта возможность считается настолько важной, что все большие компании встраивают средства оценки кодового покрытия в свои среды верификации/моделирования, но, естественно, набор возможностей у таких средств сильно меняется в зависимости от предложения.

Не удивляйтесь, если узнаете о существовании разновидностей кодового покрытия. Их типы в порядке возрастания сложности приведены в нижеследующем списке:

- *Базовое кодовое покрытие (Basic code coverage)* — просто анализ строк исходного кода, т. е. сколько раз каждая строка исходного кода выполнялась.
- *Покрытие ветвей исходного кода (Branch coverage)* — анализируются выражения, подобные оператору *if-then-else*: сколько раз выполнялась часть *then*, и сколько раз *else*.
- *Покрытие условий (Condition coverage)* — относится к операторам условий, записанных в виде «*if (a OR b == TRUE) then ...*». В этом случае речь идет о том, сколько раз выполнялся оператор *then* вследствие того, что переменной *a* было присвоено значение *TRUE*, и сколько раз из-за того, что это значение соответствовало переменной *b*.
- *Покрытие выражений (Expression coverage)* — в этом случае имеем выражения вида «*a = (b AND c) OR d*», а именно, речь идет обо всех возможных комбинациях входных значений, какие из них инициируют изменение выходного сигнала и какие переменные не были протестированы.
- *Покрытие состояний (State coverage)* — означает анализ конечных автоматов и определение, какие состояния были ими задействованы, а какие нет, также какие защитные условия и пути между этими состояниями были задействованы, а какие нет и так далее. Вы можете получить эту информацию из анализа структуры строк, но должны читать «между строк».
- *Функциональное покрытие (Functional coverage)* — анализу подвергаются события на уровне транзакций (например, транзакции чтения или записи в память) и особые комбинации и перестановки этих событий.
- *Покрытие утверждений/свойств (Assertion/property coverage)* — относится к среде верификации, которая может собирать, организовывать и делать доступными для анализа результаты рабо-

1938 г. Аргентина.
Выходец из Болгарии Лазро Биро (Lazro Biro) разработал и получил патент на первую шариковую ручку.

1938 г. Германия.
Конрад Зюс (Konrad Zuse) сконструировал первый работающий механический цифровой компьютер, названный Z1.

1938 г. Джон Байрд (John Logie Baird) продемонстрировал работу цветного телевидения.

1938 г. Америка.
Трансляция радиоспектакля «Война миров» стала причиной распространившейся паники.

¹⁾ Интересным решением является транслятор VTOC™ (из языка Verilog в C) от компании Tenison Technology Ltd. (www.tenison.com). Также интересны продукты SPEEDCompiler™ и DesignPlayer™ компании Carbon Design Systems Inc. (www.carbondesignsystems.com).

1938 г. Телевизионный сигнал может быть записан на пленку и подвержен редактированию.

1938 г. Вальтер Шоттки (Walter Schottky) открыл существование дырок в зонной структуре полупроводников и объяснил принципы построения диодов на основе технологии металл-полупроводник.

ты различных событийных, формальных статических и динамических машин верификации на основе свойств и утверждений. Эта форма анализа на самом деле может быть разделена на две части: *анализ на уровне спецификации* и *анализ на уровне реализации*. В данном контексте, анализ на уровне спецификации измеряет активность средств верификации по отношению к элементам высокоуровневым функциональным или макроархитектурным определениям. К ним относятся поведение систем ввода/вывода устройства, типы допустимых транзакций (включая взаимоотношение между собой транзакций разного типа) и требуемые преобразования данных. Для сравнения, анализ на уровне реализации измеряет активность средств верификации по отношению к микроархитектурным деталям реального воплощения. К ним относятся инженерные решения, встроенные в RTL, которые являются результатом специфичных тупиковых ситуаций, например, ситуации, связанные с опустошением и переполнением буфера FIFO. Подобные детали реализации редко видны на уровне спецификации.

Анализ производительности

И последней, важной характеристикой современных систем верификации является возможность выполнять *анализ производительности*. Это свойство относится к некому анализу и формированию отчетов о том, где и сколько времени система моделирования затратила на свою работу. Сформированный таким образом отчет позволяет сфокусироваться на высокоактивных областях устройства и, следовательно, достичь высоких показателей производительности системы.